主题中讨论的其他器件:INA240
当 C0+为 所有压实器提供外部基准电压时、应如何处理未使用的模拟比较器输入 C1+、C2+输入引脚?
如果将这些未使用的输入悬空、是否会导致 比较器 Cn-输入结构上的随机噪声? 当 C0+配置为 通过 GPIO 端口 C6提供外部+VREF 阈值时、比较器块是否在内部接地未使用的 Cn-引脚?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
当 C0+为 所有压实器提供外部基准电压时、应如何处理未使用的模拟比较器输入 C1+、C2+输入引脚?
如果将这些未使用的输入悬空、是否会导致 比较器 Cn-输入结构上的随机噪声? 当 C0+配置为 通过 GPIO 端口 C6提供外部+VREF 阈值时、比较器块是否在内部接地未使用的 Cn-引脚?
尊敬的 Bob:
[引用 user="Bob Crosby">我建议您不要为 C1+和 C2+配置引脚。 [/报价]
这是一个问题、因为引脚未进行配置、但仍是内部比较器块的一部分。
那么、+ve 输入 是三态的、MCU 封装引脚上的相邻模拟信号 不能进入 IN+输入?
奇怪 的是、将外部10k WPD 添加到 C2-模拟输入有助于减少 误触发 、但 C2-始终是三个 OR'D MnFault 源的干扰源。 无论 模拟比较器 XOR 配置为 OD、最后一个 OR'd M2fault 源中仍有少量电流。