[参考译文] RM48L530：复位后的引脚状态

您好、Winfried、

所有 I/O 端子(nRST 除外)在上电复位激活期间和上电复位释放后立即配置为输入、直到系统复位(nRST)释放。 根据每个端子上的默认功能、这些端子被下拉或拉为高电平。 例如、所有具有默认 GIO 信号的端子都配置为输入、并在此复位阶段在内部下拉。 一旦系统复位被释放、I/O 由独立控制寄存器的缺省状态控制。 例如、GIODIRx 寄存器默认将所有 GIOx 端子配置为输入(DIR = 0)。 在这种情况下、DOUT、DSET 和 DCLR 寄存器的值不会影响终端。 拉电流选择寄存器(PULSEL)定义施加到端子的拉电流。 对于 GIOx 端子、拉选择寄存器默认在端子上施加下拉电阻。

另请参阅以下消息中包含的我的评论：

ECLK (在标准操作中、我们通过该引脚为外部电路生成1MHz 时钟)。 复位后应关闭(高电平或低电平、但无时钟)、并且仅在软件中重新启动后才有效、因为复位后应处于无时钟的安全模式。

>>默认情况下 ECLK 处于关闭状态。 它是一个输入引脚、被下拉(低电平)。 软件必须对该引脚的功能进行编程以输出时钟信号。

GIOA[0]…… GIOA[6]：它们是在复位后处于三态(nRST 被驱动为低电平)还是被驱动为低电平？ 我想连接在复位(安全状态)后应该关闭的相关驱动器。

>>当 nRST 激活时、GIOx 被下拉。 这是弱拉电流(20uA)、如果您愿意、可以在外部覆盖。

在数据表中、存在任何有关寄存器的信息、但我不知道寄存器的值是否与引脚的状态相同。

>>是、已选择引脚的默认拉电流状态以匹配 I/O 引脚的拉电流选择寄存器。

* GIO 数据方向寄存器(GIODIR.[A-B])。
复位后、它始终为0、这意味着它始终是输入和输出缓冲器三态。

>>是的、正确。 PSEL (拉电流选择)和 PD (拉电流禁用)寄存器定义了施加到这些引脚的拉电流。

* GIO 数据输出寄存器(GIODOUT[A-B])。
复位后、该引脚被驱动为逻辑低电平(0)。
对我来说，这有点矛盾。 它要么是输入缓冲器、要么是输出缓冲器处于三态、要么被驱动为低电平。
复位后、我在了解 GPIO 的正确状态方面遇到了什么问题？

>> DOUT、DSET 和 DCLR 寄存器在引脚配置为输出引脚之前不会影响引脚状态。