This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1220412/mspm0l1306-adc-conversion-time
您好！
如何缩短 A/D 转换时间？
Anjli、您好！
您要以多大的采样率为目标？ 看一下 SDK 中的 adc12_max_freq_dma_lp_MSPM0L1306示例。 此示例将 MSPM0L 配置为最大采样率。
诸如转换分辨率、采样时间设置和触发源之类的内容可以决定您的总体采样率。
此致、 Brandon Fisher
对于这次响应、我参考了器件 产品说明书 和 技术参考手册(TRM)。
有三个分量将决定总转换时间。
TRM 在9.2.9.1节中具有此序列的示意图。
触发器
用于软件触发的至少3个 ADCCLK 周期。 对于硬件触发源、这将是2或3个 ADCCLK 周期。
采样时间
您可以从数据表第7.12.2节中的表中看到 ADC 在不同源条件下的不同建议采样时间。 重要的是 ADC 的外部驱动强度能力、这取决于设计。 如果您知道源特性、则可以根据具有0.5k 欧姆串联电阻的4pF 采样保持电容器的数据表第7.12.1节规格来计算所需的采样时间。 您还需要考虑引脚电容(Ci)。 这是基本的 RC 时间常数数学。 数据表第7.12.4节提供了 ADC 内部电路的漂亮图表、可帮助实现可视化。
如 TRM 第9.2.9节所述、采样周期由 ADC CLKCFG 寄存器的 SAMPCLK 位调整。 如果无法获得准确的 ADC 转换结果、一个常见的根本原因是采样周期太短。
转换时间
转换时间取决于配置的分辨率和 CONVCLK 时钟频率(TRM 第9.2.3节)：
要调整源自 ADCCLK 的 CONVCLK、请参阅 TRM 第9.2.5节。 可能的时钟源为 ULPCLK 和 SYSOSC、由 ADC CLKCFG 寄存器的 SMPCLK 字段选择。 您还需要注意根据所选的时钟设置来调整 ADC CLKFREQ 寄存器。 因此您确实需要了解基准源。 如果使用内部基准、最大转换时钟频率不得超过4MHz。
谢谢。
Stuart
