您好！
在 《TMS570LS31x/21x 微控制器器件修订版本 C 勘误表》中、有一个设计异常的标题 Cortex-R4#57. 。
勘误表文档中指定的条件为以下情况下会发生这种情况：
在 ARM 状态下、该问题需要以下指令序列：
1.- VMRS APSR_nzcv、FPSCR (以前称为 FMSTAT)、其中指令的条件并不总是。
本说明紧随其后：
标志设置整数乘法或乘法和累加指令(例如 MULS)
3.一个单精度浮点乘法累加(FP-MAC)指令(例如 VMLA),在首次尝试发出 VMRS 指令的周期内,有时间将累加操作插入到流水线中。
为了满足上述时序要求、VMRS 指令必须是 FPMAC 之后的三个流水线级。 根据指令的获取速率、此序列内的联锁以及双重发布、这在该对之间最多可以有三个其他指令。
下面是查询：
1.是如下所示的指令序列。 突出显示的区域令人困惑。
MULS
- VMRS APSR_nzcv、FPSCR
- VMLA
2.高级语言中的示例代码片段会产生此汇编指令序列？
谢谢
Nisha.
