您好!
您能告诉我们共享 OCRAM 的带宽是多少吗? XX 位宽? XX MHz?
根据以下应用手册、我们发现共享片上 SRAM 的存储器存取延迟为63.75ns (51个周期)。
https://www.ti.com/jp/lit/pdf/spracv1
我想这种延迟是只在第一次存取时需要的、而不是每个字节存取时需要的。
您是否有从 R5F 访问 OCSRAM 的基准数据? xxxMB/s?
读取/写入4 x 32位数据时的访问时间是多少?
谢谢。此致、
秀明
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
您能告诉我们共享 OCRAM 的带宽是多少吗? XX 位宽? XX MHz?
根据以下应用手册、我们发现共享片上 SRAM 的存储器存取延迟为63.75ns (51个周期)。
https://www.ti.com/jp/lit/pdf/spracv1
我想这种延迟是只在第一次存取时需要的、而不是每个字节存取时需要的。
您是否有从 R5F 访问 OCSRAM 的基准数据? xxxMB/s?
读取/写入4 x 32位数据时的访问时间是多少?
谢谢。此致、
秀明
尊敬的 Hideaki-San:
R5F 内核与共享 OCRAM 之间的实际带宽计算起来非常复杂。 OCRAM 和 R5F 内核通过64b @ 250MHz 的 VBUS SCR 连接。 有8个64b vbusm 连接到一个256KB 内存库。 不同的 R5F 内核可以同时访问这8个64b vbusm。 这会导致带宽难以计算。 当然, OCRAM 的理论带宽为64*250MHz*8 16GB/秒。
我们没有往返 OCRAM 的 R5F 的基准数据。 我们有一个 DDR4流。 如果您可以更改 OCRAM 的流代码、那么您可以获得这些基准数据。
spracv1中的延迟适用于从 OCRAM 进行的所有访问(只要不在高速缓存中)
由于 VBUS SCR 为64b、因此2x32位数据访问将具有一些优势。
此致、
明