This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/microcontrollers/arm-based-microcontrollers-group/arm-based-microcontrollers/f/arm-based-microcontrollers-forum/1364489/mspm0l1106-spi-buffer-behavior
您好、MSPM0倒角、
我们会对 MSPM0L11xx 上的 SPI 模块行为提出具体问题：
Q1/向 SPI Tx 缓冲区发送8位数据时、响应是否存储在 Rx 缓冲区中？
Q2/如果在下一次传输之前未读取接收到的响应、会发生什么情况？ 它是否会覆盖现有数据或存储在其他可用位置？
谢谢！
此致、
纪尧姆
Q1：否、TX 和 RX 是独立的。
Q2：没有 RX 缓冲器。 一旦接收到下一个 SPI、它就会覆盖缓冲区。
我发言时间太短、您可以激活一个4字节 FIFO 来提供 TX 和 RX 缓冲区。
纪尧姆、
对于 SPI 模式、我们可以是控制器单元或外设单元、角色实际上决定了控制时钟的哪一侧。 无论角色如何、 当 SPI 总线上有8个时钟时、TX 缓冲区中的8位被发送、同时有8位被计时到 RX 缓冲区中。
正如 Keith 提到的、该器件上可以配置一个4字节的 RX FIFO、但如果该 FIFO 不起作用、则数据将丢失。
这样可以解决您的问题吗？ 我觉得你在问一个具体的情况,但我不明白到底是什么。
谢谢。
JD
