[参考译文] MSPM0L2228：SYSOSC 频率校准

e2e.ti.com/.../24-MHz-trim-using-FCC_5F00_32.768kHz-calibration_5F00_VSSOP28_2800_1_2900_.zip

下面是使用 LFCLK 修整  SYSOSC 的代码。 您可以让客户参考。

尊敬的 EASON：

感谢您的项目。 代码似乎校准 SYSOSC 到24MHz。
客户的目标频率是32MHz。
项目是否可用于目标频率= 32MHz？
我想代码中使用了以下过程、但目标似乎是16MHz 或24MHz。



谢谢。此致、
田代浩一郎

有。 你是对的。 它用于16MHz 或24MHz。 您能否与客户确认此24MHz 或16MHz 是否正常？

尊敬的 EASON：

您能否与客户确认此24MHz 或16MHz 是否正常？

遗憾的是、客户需要32MHz。
没有解决办法呢？

谢谢。此致、
田代浩一郎

你好、Koichiro、

我将于明天上午就这一问题向各位作出答复。

此致、

Janz Bai

你好、Koichiro、

您可以在我们的 TRM 中找到"2.3.1.2.4 SYSOSC 用户修整过程"。  

实际上、CAP、RESCOARSE、RESFINE 和 RDIV 可控制 SYSOSC 频率的修改。 因此、我建议：

1.手动修改 SYSOSC 频率

1)。 使用 CLK_OUT 测量当前 SYSOSC 频率；

2)。 根据当前的 SYSOSC 频率增加/减少 RESFINE/RDIV (如果禁用 FCL ->修改 RESFIN、如果启用 FCL ->修改 RDIV)；

3)。 运行修改后的代码并测量 CLK_OUT、然后继续增大/减小 RESFINE/RDIV 值以关闭所需的值；

2.自动修改 SYSOSC 频率

1)。 使用 FCC 计算当前 SYSOSC 频率值、而不是每次手动测量 CLK_OUT；

2)。 基本代码逻辑可以参考发送给您的代码 EASON、但您需要做一些修改；

声明：  

1)。 当您开始进行修整时、将 RESFINE/RDIV 设置为中程、不能从0x0开始；

2)。 请记住、不要将 SYSOSC 频率设置为大于32 MHz、否则会导致 MCU 错误(无法连接、需要恢复出厂设置)。

此致、

Janz Bai

尊敬的 Janz：

感谢您的答复。

您可以在我们的 TRM 中找到"Chapter 2.3.1.2.4 SYSOSC User Trim Procedure"。  [报价]

即使描述中说"如果需要、SYSOSC 也可以修整为16MHz 或24MHz 的用户修整值。"、也可以官方支持将其用于32MHz？
如果是、请更新 TRM。

在修整序列中、有几个器件特定于16MHz 或24MHz。
- SYSOSCTRIMUSER。 FREQ 值只适用于16MHz 或24MHz。 32MHz 使用哪个值？
-不清楚32MHz 的 CAP 字段值是什么。

谢谢。此致、
田代浩一郎

你好、Koichiro、

很抱歉这么晚才回复。 我明天将在这里总结一些要点、并给我们的设计团队发送一封电子邮件、明天就有一些细节要做。

此致、

Janz Bai

你好、Koichiro、

我 花了一些时间在 TRM 中检查我的代码和相关说明。 现在、客户 使用 FCL 实现了0.53%、大约为169kHz。 使用 RDIV (50kHz 步长)似乎可以实现0.16%(根据" 在启用频率校正环路(FCL)的情况下使用 CLK_OUT 的修整过程(存在 ROSC 电阻器) "。 因此、核心点是当 FCL 被禁用时如何根据" 在禁用频率校正环路(FCL)的情况下使用 CLK_OUT 的修整过程(无 ROSC 电阻器) "。 换言之、核心点为：

1)。 如何 在 "说明"中设置 SYSOSCCFG 寄存器以及如何在 SYSOSCTRIMUSER 寄存器中设置 Cap 在启用频率校正环路(FCL)的情况下使用 CLK_OUT 的修整过程(存在 ROSC 电阻器) "

2)。  如何 在" 在禁用频率校正环路(FCL)的情况下使用 CLK_OUT 的修整过程(无 ROSC 电阻器) "

关于此问题、我已向设计团队发送电子邮件、在这些问题得到确认后、我会尽快将回复与此处联系起来。

此致、

Janz Bai