[参考译文] TLV320ADC3101：输出频率加倍、并具有噪声

尊敬的 Cayden：

您能在一个示波器上测量 I2S 时钟吗？ 让我们确保它们不是不同步的、如果您可以在示波器上测量数字信号输出、对它们进行比较也会有所帮助。 我从原理图中注意到的另一点是、您会希望所有电源都有一个1uF 去耦电容器与0.1uF 电容器并联。 另一个问题是、您可能不需要 I2S 线路上的22欧姆电阻器、除非它们非常长、我认为这可能不是您的问题、但您可以将其替换为0欧姆、以查看它是否起作用。 请告诉我有关 I2S 的示波器屏幕截图。

此致！
MIR

第一个问题是、当输入1kHz 正波时、输出变为2kHz、这已经解决。原因是单通道数据用作双通道数据。

噪声问题仍然需要解决。μ V

您好、我们能不能问我们是否可以通过电子邮件与您联系？ 我们现在遇到了一个紧迫的问题,客户已经售出了模型,现在等待我们的解决方案。 我们想知道电子邮件可能会更方便。 非常感谢！  

您好！

东西、或者我们可以继续在这里。 请接受我朋友的请求、以便我可以向您发送我的电子邮件。 您可以发送有关输入信号的更多信息吗、您可以在示波器上测量输入并与数字输出进行比较吗？ 此外、您可以发送 I2S 时钟/数据的示波器屏幕截图吗？

此致！
MIR

您好、这些是示波器屏幕截图。请看一下。

您好！

您是否尝试过在所有 VDD 输入上添加1uF 去耦电容器？ 此外、您是否可以将第0页上的寄存器5更改为0x11以关闭 PLL (因为它未使用)？ 然后、您还需要将寄存器4更改为0x00、以将分频器的输入设置为 MCLK、而不是 PLL_CLK。  

当您尝试该寄存器更改时、请告诉我、如果此操作不起作用、您可以发出寄存器转储、这将有助于找出问题所在。 时钟看起来不错、但有一点吵、这也可能导致问题。

此致！
MIR

1. 我已将第0页的寄存器5更改为0x11以关闭 PLL、并将寄存器4更改为0x00、以将分频器的输入设置为 MCLK。

您好！

我注意到在寄存器转储中、NADC 设置为0x88而不是81、这意味着 NADC 分频器为8、这不是您需要的值、您会希望它为1。 此外、为了确保您的 BCLK 和 WCLK 是输入？ 要么是输出？ 现在、器件已配置为输入(寄存器27)。 如果 BCLK 是输出、而不是输入、您可能还需要将寄存器30设置为0x81。  

另外、请查看是否可以在电源电路中添加这些去耦电容器、这可能会对噪声有所帮助。

此致！
MIR

您好！

在没有输入时也会产生此噪声吗？ 还是完全断开麦克风？

此致！
MIR

是的、我们使用的是线路输入、但在未插入音频电缆时仍然有噪声。