[参考译文] TLV320AIC3120EVM-U：通过 I2S 将 TLV320AIC3120 EVM 与微控制器连接时遇到的问题

谢谢你。 在我的实际配置中、编解码器芯片没有外部振荡器来提供时钟、因此微控制器将提供 MCLK。  由于 MCLK 不涉及 I2S 数据传输、因此不强制 作为 I2S 的一部分再次启动 MCLK、对吗？ 此外、要设置所需的8KHz 采样频率、我可以使用 BCLK 作为 PLL 时钟、对吧？ 但在编解码器数据集中、它被称为单声道 ADC 和 DAC。 因此、BCLK 不会是  BCLK=256k (8k * 16位* 2个通道)。 它将是 BCLK = 128k (8k * 16位* 1通道)、对吗？  

此外、为了正确监控 BCLK 和 WCLK 以检查它是否提供确切的时钟、我应该配置编解码器、然后启用 I2S 并通过麦克风讲话、以便观察 BCLK 和 MCLK、对吧？

您好！

感谢您的答复。 我想在编解码器 EVM 内测试内部回送。 我尝试在第0页内对0x1D 寄存器进行编程、以启用 ADC 至 DAC 环回。 在从微控制器通过 I2C 启用该功能后、我通过麦克风讲话并从扬声器回听、检查了回送情况。 但是,这不是发生的。 您能否提供在没有 I2S 干预的情况下执行 ADC 到 DAC 环回的日志。

谢谢你。  我已经使用初始化日志进行了测试、检测到 EVM 后、该日志与编解码器控制软件一起提供。 通过这种方式、我尝试向麦克风插孔馈送1 kHz 正弦波、并尝试通过扬声器插孔回听。 但我尚未配置除初始化日志寄存器之外的任何其他寄存器。 这种测试方法是否正确？ 该配置是否执行 ADC 至 DAC 环回？ 此外、在日志中、I2S 已启用。 那么、数据是从 ADC 输出进入数字音频块、并从数字音频块环回到 DAC 输出吗？ 我要附加用于配置的初始化日志。 您能否进行验证并确认这足以测试内部回送而不通过 I2S.e2e.ti.com/.../audio-codec-log.txt 发送数据

我想测试数字环回、即从麦克风获取数据、将其路由到 ADC、然后将该数字数据传输到 DAC、再从 DAC 路由到扬声器。 完成该链、我应该配置所有寄存器。 此外、您能否共享配置顺序？

另外、不希望通过 I2S 获取外部数据。 我只想通过这个数字环回链将麦克风馈送到扬声器的相同数据路由到扬声器。

您好！

我知道、您不需要新的 I2S 数据、但您需要在内部将模拟输入转换为 I2S、然后还需要将该 I2S 数据路由回 DAC 路径。 因此、您将需要 I2S 时钟。  初始化器件后、可以随时设置"w 30 1D 30"行。 这是第0页寄存器、因此在设置它之前请确保您位于第0页。 可以将其放置在脚本末尾或选择第1页之前第一节的末尾。

这是"1D"指定的寄存器、通过将其设置为0x30、我们启用了 DIN 到 DOUT 环回和 ADC 到 DAC 环回、但如果您只需要通过 ASI 进行模拟输入、然后启用模拟输出、则不需要启用 DIN 到 DOUT 环回。 因此、如果您愿意、您可以将寄存器0x1d 设置为0x10、并将命令更改为"w 30 1D 10"。 我不会像你所描述的那样推荐它。

此致！
MIR

我还有一个问题。 我想通过麦克风发送一分钟以上的数据、这需要数字化、并以128kbps 的速率通过 I2S 传输到 PSoC。 我只想知道我可以通过 I2S 将整个数据一次性全部发送到微控制器、还是需要对其进行分段。 同样、在接收端、相对于 I2S、数据大小是否存在任何限制？

尊敬的 Aarathi：

这取决于您的 I2S 主机的功能。 但是、根据 I2S 规范、播放音频数据的时间不能超过1分钟。 我们已经执行了很多次。

此致、
Jeff McPherson

谢谢你。 我已经完成了 ADC 到 DAC 的回送、很成功。 现在、我已启用 I2S、并通过外部微控制器提供 MCLK、WCLK 和 BCLK。 我想通过 I2S 将数据从微控制器发送到编解码器、并检查它是到达编解码器还是反向的、即通过 I2S 从编解码器的麦克风发送数据到微控制器并检查数据。 如何做到这一点？

尊敬的 Aarathi：

很高兴回送正常工作。 在 DIN/DOUT 引脚上发送/接收 I2S 音频信号。 DIN 将是 DAC 的数字音频输入、DOUT 将是 ADC 的数字音频输出。 您需要使用寄存器29禁用环回、如上所示。 您是否使用了新的寄存器配置？ 如果您在 ADC 或 DAC 运行方面遇到问题、我们可以更好地查看您的配置。  

此致！
MIR

您好！

我已将寄存器29配置为0x00以便禁用环回、并且还通过将寄存器27配置为0x00来启用 I2S。 除此之外、我保持了所有其他寄存器不变。 现在、我已经给出了 I2S 时钟、即来自微控制器的 WCLK 和 BCLK。 我已将 I2S TX 配置为主器件、并开始从微控制器发送数据。 我应该通过扬声器获取数据、对吧？ 但我无法收听任何内容、即使我从微控制器发送了128 kbps 的解码 PCM 数据。 您能在这方面帮助我吗？ 我已获得4 MHz 的 MCLK。

您好！

今天是我们在美国的团队的假期。我们将在周二与您跟进。

感谢您的耐心等待、
Jeff McPherson

您的 WCLK 和 BCLK 是什么？ 您可以发送更新的 I2C 脚本吗？ 很抱歉耽误你的时间。  

此致！
MIR

尊敬的 Aarathi：

您现在很可能遇到的数字音频问题是、您将 CODEC_CLKIN 时钟设置为 PLL 时钟、但 PLL 未启用。 此外、如果您不使用 MCLK 而是使用 BCLK 作为输入时钟、则器件没有足够的过采样率(OSR)。 这是时钟树中的最后一步、某些处理块运行的最低 OSR 为32。 这将要求 NDAC 和 MDAC=1、然后 OSR 将为32。 我们可以先尝试、如果问题仍然存在、可以使 PLL 将时钟倍频、这样可以得到128的 OSR。

我已经为您编写了一个未启用 PLL (OSR 为32)的时钟配置。 要启用 PLL、我们需要至少512kHz 的输入时钟。因此、如果系统中的 MCLK 高于 BCLK、或者您可以将输入时钟增加到512K、那么我们可以启用 PLL 并启用128 OSR。 如果系统中有 MCLK、请告诉我。

在输入/输出配置之前设置此时钟配置并删除当前的时钟设置：

# OSR of 32, PLL not used:
w 30 04 05 #PLL_CLKIN=BCLK (unused), CODEC_CLKIN=BCLK
w 30 05 11 #PLL powered down, P=1, R=1
w 30 06 01 #J=1
w 30 07 00 #D=0
w 30 08 00 #D=0
w 30 0b 81 #NDAC powered up, divider=1
w 30 0c 81 #MDAC powered up, divider=1
w 30 0d 00 #OSR MSB
w 30 0e 20 #DAC DOSR=32
w 30 12 01 #set ADC_DSP_CLK to DAC_DSP_CLK
w 30 13 01 #set ADC_MOD_CLK to DAC_MOD_CLK
w 30 14 20 #ADC AOSR = 32

此致！
MIR

我已根据您共享的日志配置了时钟。 即提供 BCLK 作为 PLL 时钟、禁用 PLL 并提供 CODEC_CLKIN 作为 BCLK。  在本例中、微控制器是主设备。 编解码器的 MCLK 由微控制器提供。 我已经从控制器提供了一个4 MHz 的 MCLK 并观察了数据。 我已经启用 I2S 并尝试通过 I2S 将一些字节的数据发送到编解码器。 但是、我观察到 WCLK 和传入 DIN 的数据字节之间存在一些同步问题。 即使数据字节正确地通过 DIN 引脚、同步也是不正确的。 在编解码器中是否提供 MCLK 有任何特定限制？ 如果需要、您能告诉我应该对什么 MCLK 进行编程吗？ 我附上逻辑分析仪中的图表屏幕截图、我在其中探测了 WCLK 和 DIN。 BCLK 正如预期的那样每个 WCLK 有16位。

如果您在通过 DIN 发送 I2S 以及与 WCLK 同步时遇到问题、则这是微控制器发送数字音频数据时出现的问题。  

如果您使用 MCLK=PLL、您可以按如下方式配置4MHz、从而获得128的过采样率：

w 30 04 03 #PLL_CLKIN=MCLK, CODEC_CLKIN=PLL_CLK
w 30 05 d4 #power up PLL, P=5, R=4
w 30 06 20 #J=32
w 30 07 00 #D=0
w 30 08 00 #D=0
w 30 0b 84 #NDAC=4
w 30 0c 99 #MDAC=25
w 30 0d 00 #DOSR MSB=0
w 30 0e 80 #DOSR=128
w 30 12 84 #NADC=4
w 30 13 99 #MADC=25
w 30 14 80 #AOSR=128

如果您对此配置有任何问题、请告诉我。

此致！
MIR

我使用的是您先前共享的日志、即将 PLL CLK 设置为 BCLK 并关闭 PLL。 在该日志并从微控制器提供 MCLK 的情况下、我尝试通过启用 I2S 从微控制器发送一些示例 WAVE DATA.PCM。 我仍会使 ADC 和 DAC 保持通电状态。 但是、我没有从扬声器中获得预期的音频。 我想 I2C 配置中缺少了一些东西。 或者当我们仅测试接收器链时是否必须关闭 ADC？ 要测试此场景、您能否提供完整的日志。 我将告诉我的要求：

1. MCLK 由 PSoC 提供作为2 MHz、根据微控制器的 I2S 配置要求、要获得8KHz 的采样率、我们要给出2 MHz MCLK。

2.由于我将 MCLK 作为2 MHz 提供、因此我不将 MCLK 作为 PLL CLK 提供、而是将 PLL CLK 作为 BCLK 提供、即256KHz。 编解码器 CLKIN 也作为 BCLK 提供。

3.我需要给 DAC 上电,因为我正在检查接收器链。

4.我需要启用 I2S。

5.我需要将 DAC 输出路由到 MUX、以便将数据路由到 HPOUT

同样、我正在规划一次测试、其中将捕获 MIC 数据并通过 I2S 发送至微控制器。 微控制器将保存这些数据、然后再次通过 I2S 将其发送回 DAC、以便我们能够回听 MIC 发出的音频。 您能帮助我完成此测试吗？ 最终、我需要确保通过 I2S 正确进行数据传输。

另外、我还有一个疑问。 每个数据应该为16位、对吧？ 那么我应该期待一个数据、即对应于1个 WCLK 的16位数据？ 它可以位于 WCLK 的正极侧还是负极侧吗？

尊敬的 Aarathi：

很抱歉耽误您的时间、我明天可以为您提供2MHz MCLK 配置的寄存器设置。 至于时钟数据、对于 I2S、预计 WCLK 信号的每个正极侧为16位、每个负极侧为16位、这适用于数据的每个通道。 所以、您会希望 BCLK 为16 * 2 * fs、对于此配置、哪个256kHz BCLK 是正确的频率。

-mir

好的。 非常感谢。 此外、我想知道应配置哪些寄存器以启用 SPKP 和 SPKN 线路。 现在、对于环回测试、我启用了 HPOUT。 因此、通过将扬声器连接到外部插孔、我可以收听音频。 现在、我需要将 DAC 输出路由至 SPK P 和 SPK N、以便能够通过电路板中连接的扬声器进行收听。

尊敬的 Aarathi：

要启用 SPKP 和 SPKN、您应该更改第1页的寄存器38和42、如数据表的方框图所示：

可能如下所示：

w 30 00 01 #page 1
w 30 23 40 #dac routed to the mixer amplifier
w 30 26 80 #analog volume control output routed to class d amp, set to 0 gain
w 30 2a 04 #class D driver is not muted, output stage gain=6dB

此外、对于时钟配置、您需要 MCLK 为4MHz、而不是2MHz、对于2MHz MCLK、没有良好的 PLL 配置。 其他可以正常工作的 MCLK 是8K 的倍数。 您可以使用 CodecControl 软件测试配置、或者告诉我您可以使用哪些其他选项、我可以为您进行检查。 您可以在 数据表的第7.3.13.1节中详细了解 PLL 输入要求。  

此致！
MIR

谢谢你。 即使我将 MCLK 2 MHz 和 PLL 时钟指定为 MCLK、PLL 也已断电。 这样就不会有问题、对吧？ 对于此配置、我还从编解码器控制软件获得了 ADC FS 为8KHz。

尊敬的 Aarathi：

是的、您需要按照我在提供的最后一个大代码块中的指示为 PLL 上电、并附带4MHz 的 MCLK。 如果要在不使用 PLL 的情况下使用器件、可以使用 BCLK 作为输入时钟来运行它、正如我在前面提供的代码中所示。 不建议在2MHz 的 MCLK 上运行器件、这可能会导致错误... 你能否发送一个编解码器控制软件配置的屏幕截图、让你选择8k 吗？ 您当前的配置是什么、您是否遇到音频问题或是否正常工作？

此致！
MIR

您好！

现在、我已经将 PLL 配置为关闭电源、并且将 BCLK 作为编解码器 CLKIN、ADC 到 DAC 的环回运行正常。 我只希望 DAC 输出进入 hp out。 我配置用于设置此位的寄存器是 页1/寄存器35、值为0x80。 但仍然会听到来自 MIC1RP 的泄漏信号。 为什么会发生这种情况？ 是否还有其他需要配置的东西？

您好！

您能否发布此配置的一整套 i2c 命令？ 以及寄存器转储以确保它有效？

您可能还需要尝试将 DAC 连接到混频器放大器、将寄存器0x23设置为0x40而不是0x80。 这可以实现另一个增益级、也是另一件需要尝试的事情。 如果它有帮助还是仍然存在泄漏、请告诉我。 此外、确保将寄存器0x1d 设置为0x00以禁用环回。

此致！
MIR

您好！

我将0x23配置为0x40。 我已经尝试过通过麦克风馈送1KHz 正弦波、然后通过 ADC、通过 I2S 传输到微控制器。 微控制器将通过 I2S 将数据发送回编解码器、然后编解码器将通过 DAC 传递至混频器。 从那里流向扬声器。 但是、我得到的是失真的正弦波。 我将随附 code.e2e.ti.com/.../0167.main.c

尊敬的 Aarathi：

请给我几天时间来看看这个。

此致！
MIR

好的。 谢谢你

尊敬的 Aarathi：

请再给我几天时间,我会在这里回复。

您好！

我注意到寄存器0x1c 设置了 WCLK 的2 BCLK 偏移、这是问题的一部分吗？ 另外、您是否能够检测正弦波在 ADC 输出端是否失真？

此致！
MIR