• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 90 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3204：立体声差动 ICS-40638提供2个通道的数据、不进行数据整合

admin
Guru**** 2362840 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1490035/tlv320aic3204-stereo-differential-ics-40638-giving-2-channel-of-data-not-combining-data

器件型号：TLV320AIC3204

工具与软件：

尊敬的 TI 团队  

我正在尝试记录 立体声差动 ICS-40638的数据...请从原理图中找到以下快照  
它连接到 in3_L 和 in3_R。

使用的命令  

arecord -D HW：1、0 -r 96000 -c 2 -f s32_le /userdata/In3L_IN3R__Sterio_ICS-40638-1V_10Kohm.wav

WAV 文件  

e2e.ti.com/.../In3L_5F00_IN3R_5F005F00_Sterio_5F00_ICS_2D00_40638_2D00_1V_5F00_10Kohm.wav

In3L_IN3R__Sterio_ICS-40638-1V_10Kohm.wav 文件显示我们有2个通道输出、但对于差分麦克风、我们应获得一个通道输出、它由 in3_L 和 in3_R 的组合输出

如果我错了、请更正。

  • 0
    TI__Guru**** 2362840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您可以粘贴寄存器转储吗？ 我们来检查 IN3_L 和 IN3_R 的路由位置-它们可以配置为左 ADC 或右 ADC、也可以以差分方式连接到左 ADC 或右 ADC。 看起来可能左侧 ADC 中有 in3_L、右侧 ADC 中有 in3_R。  

    此致！
    MIR

  • 0
    TI__Guru**** 2362840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    请找到附加的转储

     e2e.ti.com/.../sterio_2D00_2channel_2D00_problem_2D00_i2cdump_2D00_page0_2D00_page1_2D00_IN3_5F00_L_5F00_LeftPositive_5F00_IN3_5F00_R_5F00_rightmixerpositive.txt

  • 0
    TI__Guru**** 2362840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Nitin：

    谢谢转储。 米尔今天不在办公室,将在星期一与你跟进。

    谢谢！
    Jeff McPherson

  • 0
    TI__Guru**** 2362840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    在第1页中、寄存器0x34-0x39将设置 IN3L 和 IN3R 麦克风路由。 目前、IN3L 转至左麦克风 PGA、IN3R 转至右麦克风 PGA。 您可能需要将寄存器0x37设置为00、以不将 IN3R 路由到右侧 MICPGA、而是 将寄存器0x36设置为0x04、以通过负极端子上10k 电阻将 IN3R 设置到左侧 MICPGA。 下面是第1页中非零寄存器的注释、供您参考： 

    00 01 #page 1
0b 10 #overcurrent detection enabled for hpl and hpr
0e 08 #left channel dac reconstruction filter output is routed to LOL
0f 08 #Right Channel DAC reconstruction filter output is routed to LOR
10 7a #hpl driver muted, gain is -6dB -> this is weird, it says it is not possible to mute when it is at this volume
11 7a #same for HPR
12 04 #LOL is not muted, +4dB gain
13 04 #LOR not muted, +4dB gain
34 04 #0000 0100 in3l is routed to left micpga with 10k resistance
36 40 #0100 0000 cm is routed to left micpga via cm1l with 10k resistance
37 04 #in3R is routed to right micpga with 10k resistance
39 40 #cm is routed to right micpga via cm1r with 10k resistance
3b 28 #left micpga gain is enabled, 20dB
3c 28 #right micpga gain is enabled, 20dB

    如果您有其他问题、请告诉我。

    此致！
    MIR

  • 0
    TI__Guru**** 2362840 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好  
    感谢你的答复我会检查这在下周,并更新你. 非常感谢您的帮助。