[参考译文] TLV320AIC3263EVM-U：TLV320AIC3263

所需的时间 在 ASI1的 DOUT 引脚上接收音频 我 无法在 ASI2的 DOUT 引脚上接收任何音频 、我无法确定原因。

我在这里的意思是、我无法使用逻辑分析仪在 ASI2上看到麦克风的音频输出

尊敬的 Ayse：

ADC 和 DAC 之间的时钟设置是否对称？ 它们看起来与代码不同。 DOUT 不切换的一个可能原因是时钟错误。 尽管它可以在 DAC 侧工作、但如果 ADC 具有不同的时钟配置、则可能会出现问题。

另一个调试步骤是交换 ASI1和 ASI2的硬件连接、并查看是否会出现问题。

此致、
Jeff McPherson

尊敬的 Jeff：

我通过配置了这些时钟 编解码器控制接口 并使用计算得出 TI 的时钟计算器 、如随附图像中所示。

两者可兼得 DAC_FS 和 ADC_FS 的位置 8 kHz .

问题仍然存在。
您能帮助确定时钟配置中是否有任何错误吗？

。 CFG 文件 由生成 PurePath Studio 作为参考。

e2e.ti.com/.../base_5F00_main_5F00_Rate8.cfg

我还有一个让我感到困惑的问题：

如果我需要使用不同的 SAI 接口以不同的采样率接收和发送音频、
ADC 和 DAC 时钟(ADC_FS 和 DAC_FS)应与哪个接口对齐？

当使用多个具有不同速率的音频流时、我应该如何配置编解码器时钟？

此致、

Ayşe Yilmaz

尊敬的 Ayse：

为什么 AOSR 和 DOSR 速率不同？ 如果您调整分频器、使 AOSR 等于768、会发生什么情况？ 否则、您的时钟似乎满足所有条件。

另一个尝试简化测试的事情是从工艺流程中去除分流器和双二阶滤波器。 只需简单地抽取-> I2S 输出

关于不同的采样率、 DAC 可以使用 ASRC 在播放侧处理不同的采样率(在 I2S 输入端接收不同的采样率数据)、但 DAC 无法在录制侧执行此操作。 无论哪种器件需要进行记录、ADC 都应遵循该器件的采样要求。

此致、
Jeff McPherson

尊敬的 Jeff：

我通过以下链接根据示例6.3调整了时钟：
https://www.ti.com/tool/download/SLAC598

在该示例中、时钟输入为4 MHz、时钟源为 MCLK。
由于我有2 MHz PCM、我想从 BCLK 而不是 MCLK 获取时钟源。

在此基础上、我进行了调整、并实现了8 kHz 作为目标采样率。
我还将 DOSR 设置为128并将 MDAC 设置为48、所以现在我认为配置是对称的。

您认为这种方法存在任何问题吗？

状态

W 30 7f 00 #选择 Book 0
w 30 00 00 #选择第0页

W 30 05 10 # PLL 源 BCLK2
W 30 06 92 # R=2 J=24 D=0 P=1 PLL 上电 DIV=1
W 30 07 18 # R=2 J=24 D=0 P=1 PLL 上电 DIV=1
W 30 08 00 # R=2 J=24 D=0 P=1 PLL 上电 DIV=1
W 30 09 00 # R=2 J=24 D=0 P=1 PLL 上电 DIV=1
w 30 0A 01 # R=2 J=24 D=0 P=1 PLL 上电 DIV=1
w 30 04 33 # ADC 和 DAC 拉电流 PLL_CLK
W 30 12 82 # ADC_CLK_Pwr NADC = 2
w 30 13 b0 # adc_m_clk_pwr mAdc = 48 AOSR = 128
W 30 14 80 # AOSR = 128
W 30 0b 82 # NDAC = 2上电
w 30 0c b0 # MDAC = 48上电
W 30 0d 00 # DOSR 128
W 30 0e 80 # DOSR 128.

此外、我 简化了我的 PurePath 设置 消除其他变量、但我要这么做 在 ASI2 DOUT 上仍然没有看到任何数据 .

您认为这种方法存在任何问题、或者我应该检查的任何其他问题吗？

此致、

Ayşe Yilmaz

尊敬的 Ayse：

谢谢你。 在这种新配置下、耳机输出在 ASI2上是否仍然正常工作？

附加的测试是检查 PLL 是否实际使用时钟输入运行。 您可以将 PLL 输出时钟路由到 GPIO 引脚上、并仔细检查输出频率是否正确。

如果没有输出、则通过测试 BCLK1等已知组件来仔细检查 CLKOUT 的功能。

此致、
Jeff McPherson

尊敬的 Jeff：

是的、在此配置中、ASI2上的耳机输出仍正常工作。 我们没有做任何会影响耳机通路的更改。

关于 PLL 输出测试、这需要额外的时间。 编解码器在我们的定制 SoM 设计上实现、并且 GPIO 引脚未引出至测试点或连接器。 我们的硬件团队正在努力手动连接必要的 GPIO 以进行测试、但此过程可能需要一些时间。

此外、由于 ASI1在内部连接至 SoM 上的 CPU、因此在当前的硬件设置中、将 ASI1 BCLK 重新路由到调制解调器以进行测试是不可行的。

由于 ASI2和 ASI3引脚暴露在 SoM 上、因此我可以使用逻辑分析仪监控其活动。

此致、
Ayşe Yilmaz

尊敬的 Jeff：

首先、我已经实施了 我之前在该线程中提到的所有配置 在上 TLV320AIC3263EVM-U "我知道了。 GPIO1 。 逻辑分析仪 .

• 灵敏度 ASI2 ADC BCLK 输出 最终目的 GPIO1 我观察到了一个 信号一直处于高电平 、如所附图像中所示。
• 灵敏度 ASI2 ADC WCLK 输出 最终目的 GPIO1 我观察到了一个 稳定的8kHz 信号 .

我的配置中是否存在导致此行为的错误？
此外、 这是我无法通过 ASI2从麦克风接收音频的原因吗 ？

感谢您的支持。

这是我用于将这些信号路由到 GPIO1的配置。 您能否确认此路由是否正确？

此致、
Ayşe Yilmaz

尊敬的 Ayse：

您也可以仔细检查 ASI1、因为已知它可以正常工作。 我假设仅仅通过更改 GPIO1、您就可以获得您所描述的8kHz 信号。

我注意到、您在线程顶部提到 ASI 为主模式。 主时钟是否连接到 BCLK2？ 根据您的设置、BCLK2 (PLL 输入)应该已经传递到 GPIO1上

此致、
Jeff McPherson

您好！

按如下所示配置 EVM 时 ASI2 时、所有功能在 ASI2下均正常工作：

• DAC miniDSP DIN 1→ASI2数据输出

• ADC 输入→miniDSP_A DOUT 1

在此设置中、当我将调制解调器连接到 ASI2时、可以 包括接收和发送音频 成功访问。

但是、当我尝试以下配置时、它似乎不起作用：

• DAC miniDSP DIN 1→ASI1数据输出

• DAC miniDSP DIN 2→ASI2数据输出

• DAC miniDSP DIN 3→ASI3数据输出

以及：

• ADC 输入1→miniDSP_A DOUT 1

• ADC 输入2→miniDSP_A DOUT 2

• ADC 输入3→miniDSP_A DOUT 3

使用时是否存在任何限制或特定配置 多个 ASI 输出和多条 ADC 路径 ？

感谢您的支持。

尊敬的 Ayse：

在此配置中、我相信 ASI2会为 DAC1和 DAC2 I2S 输入提供数据。 工艺流程是否也符合此要求？ IN1 -> OUT2

谢谢！
Jeff McPherson