[参考译文] TLV320AIC3110：TLV320AIC3110

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1491371/tlv320aic3110-tlv320aic3110

器件型号：TLV320AIC3110

工具与软件：

您好！

您能否提供在播放和录制模式下配置编解码器的代码。
EVM 代码对我不起作用。如果不在我的 FPGA 上使用 EVM、我要使用 I2S 配置编解码器。并尝试在 PC 上播放正弦波并将其连接至 FPGA 上的编解码器、将编解码器配置为记录模式并将 I2S 配置为接收模式、以便从 I2S 接收缓冲器上的编解码器接收样本。但接收不到正确的数据、也没有获取正弦波样本。

谢谢。此致、
T. Lakshmi Sai Geetha.

6 个月前

0 admin 6 个月前

TI__Guru**** 2362820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Geetha：

EVM 脚本将适用于90%的应用。 1)需要调整的内容是1)输入引脚配置(即 PC 正弦波将进入哪个引脚)和2)根据所使用的 I2S 时钟频率调整时钟设置。此电子表格可帮助您确认时钟有效并提供预期值： https://www.ti.com/tool/download/SLAR163

当这两项内容根据您的设置进行调整后、脚本应该作为一个整体运行。

此致、
Jeff McPherson

0 admin 6 个月前

TI__Guru**** 2362820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jeff：

是的、我明白、但即使我在控制器模式下配置它、我也没有获得 BCLK 时钟、这样 mu 数据不会从 I2S 端进入总线。

谢谢。此致、
T. Lakshmi Sai Geetha.

0 admin 6 个月前

TI__Guru**** 2362820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Geetha：

所以缺少 BCLK 输出。您能否共享时钟频率？为器件提供的 MCLK 是什么以及需要的 BCLK 和 WCLK 是什么？

您是否已通过将 BCLK 和 WCLK 转换为输出来启用控制器模式？

谢谢！
Jeff McPherson

0 admin 6 个月前

TI__Guru**** 2362820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、先生、

我们提供的 APB 时钟为8MHZ、当我在控制器模式下配置 I2S 时、一旦我加载位流、我将获得时钟频率为1.6 MHz 的 BCLK 和 WCLK。在加载位流之后并将编解码器配置为控制器模式时、在配置之前仅获得 BCLK 时钟。
我要启用 BCLK 和 WCLK 以生成输出。

即使我将其配置为回放模式和录制模式下的目标模式、也不能使用 EVM 脚本。

谢谢。此致、
T.Lakshmi Sai Geetha。

0 admin 6 个月前

TI__Guru**** 2362820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Geetha：

如果 FPGA 不为器件提供时钟、则目标模式将不起作用。在目标模式下、器件不输出任何时钟。

1.6MHz 对于 WCLK 来说非常高、而 WCLK 不能与 BCLK 相同。所需的值是什么？您是否已将您的时钟配置与此电子表格工具进行比较、以确保它有效？ https://www.ti.com/tool/download/SLAR163

此致、
Jeff McPherson

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] TLV320AIC3110：TLV320AIC3110