[参考译文] TAD5242：关于 CLK 时序

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：TAD5242

工具/软件：

您好的团队、

当该 IC 在控制器模式下运行时、确认 FSYNK 和 BCLK 是从 CCLK 生成的。
如果我查看图6-6、则仅显示了 DIN 和 FSYNK/BCLK 时序、但我想知道 DIN 和 CCLK 时序或者由此产生的 CLK 和 FSYNK/BCLK 时序。

此致、
Ryu。

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Yamashita-San、

我是否可以问为什么要求 DIN 到 CCLK 时序？根据 I2S 标准、DIN 与 CCLK 没有所需的关系、只有 FSYNC 和 BCLK。

此致、
Jeff McPherson

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jeff：

我想知道 CCLK 的时序是 BCLK 生成的等
这是因为唯一的输入是 CCLK。

此致、
Ryu。

0 admin 5 个月前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Yamashita-San、

我不认为这个值是测试的、因为它对音频传输没有真正的意义。我们可以在工作台上进行测试、但这在不同器件、不同温度下都不是很稳健

您是否想知道应用 CCLK 后生成 BCLK 所需的时间？在下图中、此值应约为 T2

此致、
Jeff McPherson

音频（参考译文帖）(Read Only)