This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1503502/tas2780-input-sample-rate-tolerance
工具/软件：
标称48kHz 时可接受的输入采样速率范围是多少？ 数据表仅列出了44.1或48kHz 的标称值、但未列出可接受的范围。 谢谢你。
您好：Mark、
我正在与我们的设计团队核实这一点。
在 FS 发生变化的假设系统中、位时钟(SBCLK)如何？ SBCLK 是否会随 FS 而变化？ 例如、如果 FS 偏离-1%(以 Hz 为单位)、SBCLK 将会与之匹配并降低-1%(以 Hz 为单位)、或者 FS 是否相对于 SBCLK 而变化？
从器件的角度来看、前者更容易接受。
此致、
Arthur
您好、Mark
我与设计团队讨论了、TAS2780可以支持 FS 和 SBLCK 的+/-10%变化、前提是它们会一起变化。 >10%可能会触发 TDM 时钟错误。
如果 FS 独立于 SBCLK 变化、则限制要严格得多、因为会违反 TDM 端口时序要求(数据表中的6.7)。
此致、 Arthur
非常感谢。 感谢您的快速响应。
