请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TLV320ADC5120 工具/软件：
大家好、团队
客户在其中一个音频扬声器工程中使用 TLV320ADC5120、他们 会尝试捕获 i2c 时序要求并确保测试数据与我们的规格相匹配。
在相对于下降时间(tf)的 i2c 时序测试中、我们的数据表显示快速模式的 MIN_FALL_TIME 为20*(IOVDD/5.5)。 这是否意味着 MIN_FALL_TIME=20*(IOVDD/5.5)=20*(3.3/5.5)=12nS？
通过我们的客户测试、SCL 的下降时间测试结果为2.9nS、SDA 的下降时间测试结果为6ns。 2.9ns 和6ns 超出了我们的规格？
此客户的测试是否显示超出我们芯片正常范围的结果？
BTW、IOVDD 为3.3V、上拉电阻为2.2K Ω。
和 Pl 还会检查其波形作为附件、Pl 还有助于检查其上升时间是否正常？ 谢谢。
G.W 
