工具/软件：
您好 TI 团队、
现在我们遇到了2个问题、请帮助解决、谢谢。
I2S 时钟上升时间和下降时间超出范围、高于20ns
我们的 DUT 的测试数据如下 ？这对性能是否重要、如果我们使其满足 SI 要求、我们需要添加电容器和电阻器以通过 EMC、、我们的 EMC 将失败。
2. I2C 时钟和数据下降时间快,2.937ns 和6.007ns
尊敬的 Lakshmi：
请查看 BCLK 波形
您好、
根据数据表中提到的注释、对于 BCLK < 20MHz (此处看起来是这种情况)、上升和下降时间要求可放宽至13ns。
您是否还能分享与上述 BCLK 波形类似的 SCL/SDA 波形的示波器屏幕截图？
我们是否都满足了这两个信号的上升时间要求？
谢谢。此致、
Lakshmi Narasimhan
尊敬的 Lakshmi：
是的、对于 BCLK、 上升和下降时间要求可以放宽至13ns、但现在我们的 上升和下降时间 超过20ns。 它对性能有什么影响？
请查看 SCL/SDA 的波形。上升时间正常。
您好、
如果 SCL/SDA 下降时间比数据表中提到的更快、则可能会影响其他一些时序要求、例如0ns 数据保持时间。
谢谢。此致、
Lakshmi Narasimhan
