[参考译文] TAA5242：IO 引脚阻抗

您好、

让我检查下拉说明和输入阻抗容差、然后在几天内返回该主题的响应。

谢谢。此致、

Lakshmi Narasimhan

你(们)好  

您能回答我们的客户问题吗？

此致、

尊敬的 IMI-San：

Lakshmi 今天不在办公室。 他明天会跟你一起跟进。

感谢您的耐心等待、
Jeff McPherson

您好、Jeff San、

谢谢、我理解。 我们正在等待他的回答。

此致、

尊敬的 IMI-San：

如数据表说明中所述、输入阻抗的变化可能高达+/-20%。

谢谢。此致、

Lakshmi Narasimhan

尊敬的 Lakshmi-san：

感谢你的帮助。 我在数据表中检查过、其中指定了5k Ω+/-20%的模拟输入阻抗。

如何处理与数字 IO 相关的问题。

-你能告诉我们,如果20千欧下拉电阻适用于所有数字引脚?  

-你还能让我们知道,如果在 RPD 描述中所描述的"坚持"是什么?

此致、

尊敬的 IMI-San：

我们的数字设计专家本周将不在办公室,将在星期一回来。

我将收到这方面的确认、并相应地更新该主题。

谢谢。此致、

Lakshmi Narasimhan

尊敬的 IMI-San：

我已与数字设计团队核实、他们确认了以下内容：

仅在 DOUT 引脚上有一个弱上拉电阻(典型值为20k Ω)。 当器件上电(或"置位 ON")时、会看到该上拉电阻。

其余的数字 I/O 引脚不具有该电阻。

此说明将更新 数据表。

谢谢。此致、

Lakshmi Narasimhan

尊敬的 Lakshmi-san：

我想确保 TAS5242仅在 DOUT 上内置了上拉电阻器？  不过、数据表显示"下拉电阻器"。

此致、

你好、Lakshimi-San、

H 对 DOUT 上拉电阻条件有进一步的疑问。 我们知道、在上电并置位开启时、20k Ω 上拉电阻处于活动状态、睡眠模式如何？

在睡眠模式条件下启用 DOUT 高阻态。

此致、

尊敬的 IMI-San：

我们是否指 器件上电但 ASI 时钟(BCLK、FSYNC)不存在的状态？

谢谢。此致、

Lakshmi Narasimhan

尊敬的 IMI-San：

没有 ASI 时钟时、DOUT 引脚上将出现弱上拉。

谢谢。此致、

Lakshmi Narasimhan

尊敬的 Lakshmi-san：

感谢您发送编修。  

您能告诉我们在无 ASI 时钟情况下的上拉电阻吗？

此致、