This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1511092/dit4192-aes3-and-spdif-layout-difference
工具/软件：
您好 TI。 对于 AES3布局、DIT4192数据表建议在 TX 引脚旁边放置0.1uF 电容器。
在上述主题(讨论 SPDIF)中、您选择在 TX+引脚旁边放置一个1uF 电容器。 性价比和位置对于 AES3和 SPDIF 是否重要？ 或者、我是否可以对这两个接口使用相同的值和位置？
*上述主题的打印屏幕:
尊敬的 Genadi：
如数据表所示、我会选择更小的 CAP (1uF 太大)、另外、任一位置都 可以正常工作。
此致、
Arash
