• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 112 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3104：TLV320AIC3104输出异常

admin
Guru**** 2343600 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1514852/tlv320aic3104-tlv320aic3104-output-abnormality

器件型号：TLV320AIC3104

工具/软件：

播放1KHz 单声源时、编解码器输出波形如下。 请帮助我了解原因。 谢谢你。

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    我注意到您的 SPK1和 SPK2可能连接不正确、RIGHT_LOM 和 RIGHT_LOP 将是一(-)和(+)个到 SPK1的差分线路输出对、LEFT_LOM 和 LEFT_K2将是到 SPLOP 的差分对。 您可能会遇到的问题可能是示波器/扬声器尝试采用两个非常相似的信号的差分对导致的。

    请告诉我切换这些连接是否有所帮助。

    此致、
    Mir

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您是否说测试方法有问题？

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    您的原理图看起来在输出端连接不正确。 您将 L/R 与 P/M 输出混淆了。 由于您使用了滤波器、因此可能无法轻松解决测量问题。 我画出了显示哪个输出指向哪个扬声器的行、请注意、蓝色=右输出、紫色=左输出：

    如果这样可以解决您的问题、请告诉我。

    此致、
    Mir

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

       请、最新的原理图、连接正确。谢谢！

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    这看起来更好！ 如果设备仍有问题、请告诉我。

    此致、
    Mir

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    原理图始终正确无误。 之前上传的信号可能看起来不清楚、因为信号没有分离、但问题始终存在。 请帮助我继续分析。 谢谢！

       

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    好的、我们可以解决这个问题。 您是否还可以附加 i2c 配置或寄存器转储？

    谢谢、
    Mir

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    好的、我们可以解决这个问题。 您是否还可以附加 i2c 配置或寄存器转储？

    谢谢、
    Mir

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

         0  1  2  3  4  5  6  7  8  9  a  b  c  d  e  f    0123456789abcdef
00: 00 00 00 91 20 1e 00 0a 00 20 00 01 00 00 00 20    ...? ?.?. .?... 
10: 20 ff ff 00 78 78 00 78 78 06 00 fe 00 00 fe 00     ...xx.xx?.?..?.
20: 00 00 00 00 00 c0 00 00 40 00 00 0a 0a 2f 2f af    .....?..@..??//?
30: 00 00 00 0f 2f 2f af 00 00 00 0f 00 00 00 2f 2f    ...?//?...?...//
40: af 0f 00 00 00 2f 2f af 0f 2f 2f af 2f 2f af 0b    ??...//??//?//??
50: 2f 2f af 00 00 00 0b 00 00 00 2f 2f af 0b fe 0c    //?...?...//????
60: 00 00 00 00 00 00 02 00 00 00 00 00 00 00 00 00    ......?.........
70: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    ................
80: 00 00 00 91 20 1e 00 0a 00 20 00 01 00 00 00 20    ...? ?.?. .?... 
90: 20 ff ff 00 78 78 00 78 78 06 00 fe 00 00 fe 00     ...xx.xx?.?..?.
a0: 00 00 00 00 00 c0 00 00 40 00 00 0a 0a 2f 2f af    .....?..@..??//?
b0: 00 00 00 0f 2f 2f af 00 00 00 0f 00 00 00 2f 2f    ...?//?...?...//
c0: af 0f 00 00 00 2f 2f af 0f 2f 2f af 2f 2f af 0b    ??...//??//?//??
d0: 2f 2f af 00 00 00 0b 00 00 00 2f 2f af 0b fe 0c    //?...?...//????
e0: 00 00 00 00 00 00 02 00 00 00 00 00 00 00 00 00    ......?.........
f0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00    ................

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    让我花一天时间来看看这个、抱歉耽误了时间。

    -米尔

  • 0
    TI__Guru**** 2343600 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、  

    我看了一下寄存器转储、没有看到任何明显的错误。 您能否说明测量此输出的位置以及发送给器件的输入信号？ 您能解释一下问题是什么吗？

    此致、
    Mir

    作为参考、此处对 reg dump 进行了注释： 

    03 91 #PLL enabled, q=2, p=1
04 20 #J = 8
05 1e #111 1000 0000 = D= 1920
07 0a #left dac plays left channel data, right dac plays right channel data
09 20 #i2s mode, 24 bits
0b 01 #r=1
0f 20 #left adc pga is not muted, gain=16dB
10 20 #right adc pga is not muted, gain=16dB
11 ff #mic2l is not connected, mic2r/line2r not connected to left adc pga
12 ff #lic2l/line2l, mic2r/line2r is not connected to right adc pga
15 78 #mic1rp/line1rp is single ended mode, line1r is not connectred to left adc pga
16 00 #mic1rp/line1rp is single ended mode, level control gain =0dB, line1r is conected to right adc pga, powered down
18 78 #mic1lp/line1lp is single ended mode, line1l is not connected to right adc pga
19 06 #micbias output powered down
1a 00 #agc disabled
1b fe #default max gain for l agc
1e fe #default max gain for r agc
25 c0 #left and right dac powered up
28 40 #output common mode voltage = 1.5V
2b 0a #left dac channel not muted, gain = -5dB
2c 0a #right dac chanel not muted, gain = -5dB
2d 2f #reserved
2e 2f #pga_L not routed to hplout
2f af #DAC_L1 is routed to HPLOUT, volume control = 010 1111
33 0f #HPLOUT level control=0dB,not muted, fully powered up
35 2f #PGA_L is not routed to HPLCOM
36 af #DAC_L1 is routed to HPLCOM, volume ctrl = 010 1111
3a 0f #HPLCOM level control = 0dB, not muted, fully powered up
3f 2f #PGA_R is not routed to HPROUT
40 af #DAC_R1 is routed to HPROUT, volume ctrl = 010 1111
41 0f #HPROUT level = 0dB, not muted, fully powered up
46 2f #PGA_R is not routed to HPRCOM
47 af #DAC_R1 is routed to HPRCOM, volume control = 010 1111
48 0f #HPRCOM level = 0dB, not muted, fully powered up
51 2f #PGA_L not routed to left lop/m
52 af #DAC_L1 is routed to LEFT_LOP/M, volume control = 010 1111
56 0b #left_lop/m output level = 0dB, not muted, fully powered up
5b 2f #pga_r not routed to right lop/m
5c af #DAC_R1 is routed to right_lop/m, volume control = 010 1111
5d 0b #RIGHT_LOP/M level = 0dB, not muted, fully powered up
5e fe #l+r dac fully powered up, l+r lop/m fully powered up, hpl/hprout fully powered up
5f 0c #hpl+hprcom fully powered up