[参考译文] PCMD3180：PDM SI 参数确认

有人可以对类似的情况有什么想法吗？ 非常感谢您的帮助！

Hi Shing、

所提到的规范是该器件给出的 PDMCLK 输出的开关特性吗？

我知道您的应用使用 3.072MHz 的 PDMCLK 频率。 您是否尝试从外部源提供这个时钟？

谢谢。此致、

Lakshmi Narasimhan

你好 Lakshmi、

感谢您的重播！

是的、在我的用例中、PDM CLK 为3.072M、由 PCMM3180输出给出。 由于我们在 PDMCLK 上添加了一些 FB/RES 来解决 EMC 问题、因此上升/下降时间(25/30ns)无法满足数据表中所示的规格(18ns)。 因此、我想知道在我的用例(3.072M)中 CLK R/F 时间是否正常。 测量结果如下所示。

BR

成

Hi Shing、

需要检查以下几点：

1) PDMCLK 将与板载数字麦克风连接、该麦克风对 PDMCLK 上升/下降时间有任何要求吗？

2) PCMD3180对 PDM 数据输入(建立/保持时间)有时序要求、这可能受到 PDMCLK 上升/下降时间增加的影响。

谢谢。此致、

Lakshmi Narasimhan

尊敬的 Lakshmi：

① μ s。 DMIC 数据表对 PDMCLK R/F 时间没有要求。

② μ s。 是、已检查 SI 时序设置/保持时间是否符合数据表规格。

、接近 PCMD3180芯片侧的 PDM R/F 时间不是电路要求、对吧？ 一旦 SI 时序设置/保持时间能够满足规格要求。

或者、规范(18ns)要求仅适用于 CLK FR6.144MHZ？

感谢您的帮助。