[参考译文] PCM5102A：LRCK、BCK 和 SCK 频率之间的关系

我很抱歉用日语发帖。  我将用英语书写。

我尝试使用 PCM5102A 实现 256KHz 的采样率。（数据宽度为 24 位。）

我正在考虑一种配置、其中 LRCK、BCK 和 SCK 是从 FPGA 输入。

以下时钟频率是否适用：LRCK：256 kHz、BCK：16.384MHz (FS× 64)、SCK：16.384MHz？

由于 SCK 和数据表之间的关系没有限制、我认为应该没有问题。

（PCM5102A 以 I2S 通信格式在从模式下运行。）

表 10 未列出 256kHz 的采样频率。 对于 fsck、64 fs 是否可接受？

図 14 を見ると、BCK は 24 ビット幅の場合、48fs と 64fs の両方をサポートしているように見えます。
この場合、24fsで64ビットBCKを使用することを検討しています。その場合、LSB (24ビット μ V)の残りのデータは0にすべきでしょうか。

SCKもBCKと同じó n 16.384MHzで問題ないことを確認していただきありがとうございます。ó n

您好、请用英语发布您的问题。

谢谢、

Arash

我很抱歉不使用英语。
从图 14 可以看出、当宽度为 24 位时、BCK 似乎同时支持 48fs 和 64fs。
在本例中、我们考虑使用宽度为 24 位的 64fs BCK。 在这种情况下、LSB（24 位）之后的数据是否应该设置为 0？

感谢您确认 SCK 也是 16.384MHz、与 BCK 相同、并且没有问题。

您好、Shota、

是的、   根据公式、您需要填充 0 才能达到 32 位。

尽管 TI    在数据表中没有正式提供任何 256KHz 非常见音频 FS 的数据、但我个人认为 应该可以。  请记住、1MHz 和 50MHz 之间的标准音频时钟不通用的 SCK 速率仅在软件模式下支持

此致、

Arash

在这种情况下、我知道第一个问题中所述的用法没有问题、即输入 LRCK：256kHz、SCK：16.384MHz、BCK：16.384MHz 以及从 FPGA 到 PCM5102A 的数据。