Other Parts Discussed in Thread: TLV320AIC3105
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： TLV320AIC3105EVM-K
主题： TLV320AIC3105 中讨论的其他器件
尊敬的先生：
客户目前正在使用 CLKDIV_IN 路径进行重复测试、其自定义采样频率为 FS (ref)= 22.07kHz、MCLK 为 48MHz。 请注意、在 TLV320AIC3105EVM 中、这些测试已禁用 PLL 路径。
在测试期间、我们比较了 Q=16 和 Q=17 分压器设置之间的性能：
Q= 16：系统按预期运行。
Q= 17：我们始终遇到随机音频输出静音（无声音输出）。
鉴于我们正在绕过 PLL 并使用定制 FS、您能否澄清一下 Q 分频器或 CLKDIV_IN 路径是否存在可能在 Q=17 时导致这种间歇性故障的特定限制？
感谢您的帮助。
TLV320AIC3105 寄存器设置文件：path.xls 中 CLKDIV_IN 的 TLV320AIC3105 寄存器设置
