请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： TAA5412-Q1
您好的团队、
在以下条件下、I²S 有两个后续问题：‑（目标模式）、IOVDD=3.3V、FS=48kHz、BCLK=48kHz× 64 = 3.072MHz。
您能否提供使用 30-70%定义（最大值，测量条件，适用电压/温度范围）测量 BCLK 上升/下降时间时的官方规格？ 数据表规定的限值为 10%至 90%、但我们想知道您的 30%至 70%的可接受限值和/或 10%至 90%至 30%至 70%之间的任何转换指导（包括波形建模假设）。
如果我们无法满足数据表中的 10%至 90%限制、但确实满足您提供的 30%至 70%限制、您能否保证其他时序参数保持合规（例如最小 BCLK 高/低宽度、周期、I²S DATA/WS 设置‑保持要求，以及与内部采样行为和抖动灵敏度相关的任何限制）？
我们的目标是通过软化 BCLK 边沿来降低 EMI、同时保持设计完全符合 TAA5412‑Q1 要求。 为此、我们感谢您的官方接受标准和注意事项（测量点，探测条件，建议裕度和 PVT 角说明）。 如果可用、任何应用手册或内部评估标准都会非常有用。
提前感谢您。
