[参考译文] TAS3251：TAS3251 有时在通电后不起作用&&#39

尊敬的 Stephan：

首先检查始终回读故障寄存器、例如数据表中的寄存器 X55 - x5f。 可能存在不通过故障引脚报告的故障、例如时钟错误。  

当在传入的串行端口数据上检测到时钟错误时、TAS3251 会切换到内部振荡器并继续驱动 DAC 输出、同时从最后一个已知的正确值衰减数据。 此过程完成后、TAS3251 DAC 输出硬静音至接地。

此致、

Sebastian  

亲爱的塞巴斯蒂安、

我认为我们已经检查状态位寄存器、但我必须在下周联系我的同事。

有关时钟错误的更多信息。 您是否知道 TAS3251 的具体检查目的？

它是否检查了足够的时序？

此致、

Stephan

尊敬的 Stephan：

是的、它将检查时序是否足够、 数据表的第 6.9 - 6.13 节中有几个时钟时序参数可能被违反 、从而触发错误。

此致、

Sebastian  

Sebastian 您好：

我的同事能够检查故障寄存器、他没有看到任何异常。

我忘记告诉您的是、我们在电路板上使用两条 TDM4 线、以便一个放大器通过另一个放大器的 SDOUT 获取其串行数据。  

两个 TAS3251 共用一条 MCLK、BCLK 和 FSYNC 线路。

我们不使用任何 DSP 系数。

除了查看正确的寄存器配置外、我们还会进行连续评估我们的上电序列是否正常。

由于我们通过 A2B 工作、它就像在配置串行音频接口之前启动音频时钟一样。

您认为这可能是一个问题吗？

还有一个问题：数据表通常提到 DAC_RESET。 DAC_MUTE 信号是指什么？

在数据表的上电序列中、我认为 DAC_RESET (DAC_MUTE) 会在很早的时间释放。

我本以为 DAC_MUTE 最终会与信号斜升一起释放。

此致、

Stephan

尊敬的 Stephan：

我们将审查您的更新、并尽快回复您。
请预计 2016 年 2 月的假期会有一些延迟。

此致、
-伊凡·萨拉扎尔
应用工程师

尊敬的 Stephan：

您能分享读取的中断吗？  

那么、输出 PWM 仍然在开启放大器时出现了问题吗？ 如果是、您可以提供屏幕截图吗？

此外、通常没有输出连接到其他放大器 SDOUT 的放大器是什么？  

启动时钟后提供数据不应该出现任何问题、如果器件未静音、则器件应在接收到数据后播放音频。  

我不确定您在哪里明确地看到了提到的 DAC_RESET。

DAC_MUTE 寄存器在拉至低电平时会将传入串行端口数据衰减为 0、然后进行硬模拟静音。   

此致、

Sebastian  

Sebastian 您好：

我引用了 slaa799a 中提到的 DAC_RST 信号。

现在看起来上电顺序是错误的。 特别是数据表中描述的驱动器似乎是错误的、slaa799a 中描述的驱动器似乎可以正常工作。 我的同事可以验证、在通过 I²C μ s 配置放大器之前启动音频时钟很可能 TAS3251 进入无法输出音频的状态。

当前（工作）上电序列：

1.上电电压
...（延迟超过 10 毫秒）...
2.主动将 RST_AMP#拉至低电平（通过下拉电阻器上电期间应为低电平）  [由 4 个器件共享的信号]
3.将 DAC_MUTE#设置为高电平（由于下拉，直到现在应为低电平）               [由 4 个器件共享的信号]
4.通过 I2C 为所有 4 个 TAS3251 器件配置完整的寄存器           【每个器件单独】
5.激活时钟 (BCLK、FSYNC、MCLK)（分配给所有 4 个器件）              [由 4 个器件共享的信号]
6.随后会执行 RST_AMP#重置周期（可能可以省略）...                [由 4 个器件共享的信号]

有时不工作的上电序列：

1.上电电压（可能在配置前多次）
...（延迟超过 10 毫秒）...
2.主动将 RST_AMP#拉至低电平（通过下拉使上电期间应为低电平）  [由 4 个器件共享的信号]
3.激活时钟 (BCLK、FSYNC、MCLK)（分配给所有 4 个器件）               [由 4 个器件共享的信号]
4.将 DAC_MUTE#设置为高电平（由于下拉，直到现在应为低电平）               [由 4 个器件共享的信号]
5.通过 I2C 为所有 4 个 TAS3251 器件配置完整的寄存器            【每个器件单独】
6.随后会执行 RST_AMP#重置周期（这可能会省略）...                   [由 4 个器件共享的信号]

夜间、我们运行一个自动测试、对放大器输出进行下电上电和简短测试、对于 600 次迭代、只进行了一次迭代、其中一次放大器显示略高的 THD + N (0.02%、而不是 0.004%)。

您能否验证 slaa799a 中的加电序列是否正确？

此致、

Stephan

我必须自行纠正、因为在我们的例子中、slaa799a 中描述的上电序列也无法正常工作、因为 slaa799a 似乎提到在音频时钟启动后配置了 μ I²C 寄存器。

尊敬的用户：

您能分享读取的任何中断吗？

在前面的回答中、您提到了 SLAA799A 中的上电序列已经过 600 次迭代。 但事实并非如此？  

在馈送时钟后配置 I2C 寄存器应该不是问题。 我也在 EVM 上测试了它。  

此致、
Sebastian