Other Parts Discussed in Thread: TAS5825M, TAS5825PEVM
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1629571/tas5825m-clock-fault
器件型号： TAS5825M
主题中讨论的其他器件： TAS5825PEVM
您好 TI 工程支持、
我们遇到了一个有趣的问题、即 8 通道放大器设计为由 TDM8 串行数据信号馈送四个 TAS5825m 芯片。
有一个输入接头引入 SCLK、BCLK、GND 和 SData、因此我们能够使用 differnet TDM8 源驱动电路板。
有一个板载 MCU 会在启动时刷写芯片。
到目前为止一切顺利。 我们可以使用 TDM8 串行信号来驱动系统、它运行良好、因为我们将 4 个芯片的输出电平提高到更高、任何人都将提供“砰砰“和关断。 这种情况发生在放大器输出削波或产生任何可闻失真水平之前。
我在事件后轮询芯片的寄存器、并 在寄存器 0x71 第 2 位发现“时钟故障“。
在观察 BCLK 波形的行为后、我们相信问题是由接地参考偏移引起的。
在高输出时：
- 发生 D 类开关电流尖峰
- 返回电流流经共享阻抗
- TAS5825M 的局部接地就会移动
时钟在源处保持稳定、但相对于芯片的接地基准移动
这创造了：
- 违反阈值的情况
- 缺失边沿
- PLL 解锁
→TAS5825M 声明时钟故障
→输出进入 Hi-Z
→砰砰声
我们可以从字面上看到、随着输出电平的增加、BCLK 波形变得不稳定。
我们在单芯片或双芯片 PCB 设计中从未见过这种行为。 我们的问题与 TDM8 入口点接地布线的最佳实践有关、用于解决该问题。 根本没有简单的“短路径“、因为我们使用 4 个芯片。
欢迎您提供任何帮助或见解。
很高兴向您发送我们的 Altium 文件以供审核。
谢谢、
Marcelo
