[参考译文] TLV320AIC34：抖动对性能的影响

嗨，Pdjandi，

我从客户那里得到了跟进。他们想知道 他们是否要在 MCLK 上定期进行+/-150 NS 抖动，这是否是因为 MCLK 处于锁定状态并保持所需的采样率44.1kHz 而造成的问题？

谢谢你。

此致，

马文

您好，马文，

仅供参考，彼得今天已不在办公室，但下周初将能与你联系。

我想知道如何在12MHz 时钟上实现150ns 的抖动，这似乎是很多抖动，因为时钟周期只有83ns。 您能否提供相关时钟的范围图？

布莱恩

你好，布莱恩，

感谢您提供信息。 我会从客户那里获得这些详细信息。

此致，

马文

你好，布莱恩，

他们无法提供范围拍摄，因为他们 尚未完成硬件设计，但“抖动”更像是对时钟的同步调整(根据客户的说法) ，至少可以“点击”。

客户正在通过 IEE 1588以太网底板执行同步，目前可看到高达150nS 的抖动。

我希望这些信息能有所帮助。

此致，

马文

嗨 Peter，

客户有跟进问题。 您能否确认 ，即使他们不使用内部 PLL，这仍将是一个问题？

谢谢，

马文