[参考译文] TLV320AIC3104：寄存器配置问题

你好，嘉惠，

我们的专家彼得今天不在办公室，下周初将对您作出回应。

布莱恩

你好， 布莱恩，

我们期待您的回复，非常感谢！

此致，

嘉惠

您好，

感谢您的支持。

但我仍有一些问题。

我已经根据表中的配置修改了大部分配置，但有一小部分没有修改；目前，当通过板上的麦克风通话时，可以在手机上听到声音。 MIC >编解码器>调制解调器>移动电话。 这条频道应该没有问题，音质也可以；

但是，来自移动电话>调制解调器>编码解码器> SPK 的信道仍然无法正常工作。 SPK 听到的是噪音，编解码器的 DIN 和 DOUT 有波形。 您能否再次检查，以及寄存器配置的其它问题；

我的当前配置被传输到附件；e2e.ti.com/.../reg0301.txt

请再次检查配置，非常感谢

此致，

嘉惠

您好，

因此，您的 ADC 路径(MIC1P/M)工作正常，但 DAC 线路输出噪声很大-我的理解是否正确？

您的设置不符合我提供的设置，特别是 PLL 及其分隔符。

请使用我提供的设置，如果您决定更改，请使用产品文件夹中的 PLL 时钟计算器，以满足 PLL 标准。

https://www.ti.com/product/TLV320AIC3104

请参阅附加的 Excel 中的新设置。

e2e.ti.com/.../4722.AIC3104.xlsx

您好，专家，

感谢您的支持。

但客户仍有一些问题。

“我尝试按照专家的要求配置注册表。 目前，我仍能听到 SPK 端的一些声音，但有很多噪音，这类似于巨大的底部噪音加上回音的感觉。

此外，我看到在他的帖子上发布的电路图专家也输出到左侧，而我一侧的电路设计仅与右侧左侧和右侧 LOM 连接。 请参阅我发布给专家的示意图，了解是否有更好的建议。”

谢谢你

您好，

请尝试此配置，因为我进一步简化了设置，如下所示。

如果问题仍然存在，请提供从系统中读取的 wclk，BCLK 和寄存器的范围捕获。

e2e.ti.com/.../5148.AIC3104.xlsx

你好

你好  

我提出了这个问题， 我使用了你推荐的配置， 但仍然有很大的噪音，在噪音中可以听到一点人的声音， 我在拨打电话时阅读了 reg0303.txt 中的寄存器配置 ，并录制 了12345678910.m4a；e2e.ti.com/.../reg0303.txte2e.ti.com/.../12345678910.m4a

我的 BCLK  大约为512kHz，而 Wclk 大约为16kHz，如图所示

我们选择的路径是否未经筛选？ 我发出了很多噪音。 我应该配置 page1寄存器进行过滤吗？ 您能为我提供建议的配置吗

您好，

根据上述设置，您不 会使用 我的建议设置，如上所述。

请参阅随附的工作表，确保您的寄存器是在 D 列或 E 列中写入的，并且在 BCLK 和 WCLK 中查看高于级别的时钟时，它们是不同的。

e2e.ti.com/.../0753.AIC3104.xlsx

您是否推荐这列数据“TI 建议的16KHz 设置”？

我似乎犯了一个错误，并根据数据的“新数据”列进行了配置。 我将根据“TI 建议的16KHz 设置”一栏验证配置，并尽快反馈结果，谢谢

您好，我重新配置了寄存器以进行测试，但噪音仍然存在，这似乎比以前更加嘈杂。 我在打电话时录制了语音，在打电话时上传了注册配置，请帮助检查。

我认为 PLL 中 D 的值是5618，01 0101 1111 0010，一个14位无符号整数，由 reg5中的前8位和 reg6中的前6位组成。 reg6中的下两位数为保留0，因此 reg5应为0x57，reg6应为0xC8， 对吗？

BCLK  和 WCLK，BCLK 和 WCLK 的级别是编解码器输出，如果级别不同会发生什么情况？

e2e.ti.com/.../0304along_2700_s-data.AIC3104.xlsxe2e.ti.com/.../0304.m4a

您好，

对于 D 值，由于格式化，您将输入0x57C8是正确的。 这些寄存器是否通过 i2cdump 从系统中读取？

I2S 有 VIL 和 VIH 要求，通常这些 I2S 信号的电平相同，但您的电压不同，因此我想知道它们为什么不同，您的 VDDIO 电平是多少？

现在我们需要进一步调试，您是否可以自行分析 ADC 并确保获得正确的信号？ 这意味着您要分析到达主机的数字，看看您是否收到了从 MIC1输入发送的信号。 如果 ADC 端正确，则对 DAC 执行相同操作，通过 DAC 从主机向线路右侧输出发送内容。

1. 这些寄存器通过 i2c 读取从我的系统中回读

2.IOVDD 级别为1.8

3.您是否指的是录制和广播的单独验证？ 我当前的软件可能不支持此验证，但是，从 ADC 的当前状态来看，对等端听到的 MIC 中的声音是清晰的

您好，

仅供参考的是，彼得星期一不在办公室，明天就应该回来。

布莱恩

1. 好的，好的。
2. 那么，您是否知道为什么 WCLK 电平不像 BCLK 那样是1.8V？
3. 是的，在同级方，你的声音是什么意思？ 这是哪条路径和输出？

由于寄存器读回是正确的，因此问题的原因可能来自主机。 这就是我们需要隔离的原因。

您是否拥有音频精确 PSIA 等仪器，或者您是否能够通过其他软件发送/捕获数字？

彼得，你好  

我已经解决了噪音问题，我将 reg10设置为“音频串行数据字偏移控制”1，噪音就消失了；

目前，另一个问题是我的 DAC 的音量 太低。尽管我将 reg44设置为0x0，reg93设置为0x99，但音量  不够高。 是否有任何方法可以提高音量

听起来您的主机计时不一致，是否配置为 I2S 格式？ 我建议您分析您与主机之间的数字端。

对于卷，这些是正确的寄存器，您可以相应地设置它们。  

您好，

对于音量/增益，这些是 音频路径的寄存器：

• 寄存器15中的左 ADC 和寄存器16中的右 ADC
• 寄存器24中的 MIC1L/LINE1L 增益
• 注册表中的 DAC 的正确增益44.
• 寄存器93中的 LOP/M 音量正确

此致。

好的，我看到； spk 的音量是否很低，因为它只连接到 Right_LOP/Right_LOM？  如果他连接到高功率输出驱动器，音量是否会更高？

ADC 有一些回波，如何回波抵消

我能改变自己的道路，增加收益？

你(们)好  

您所指的方框图是？

请帮我解释需要修改的寄存器配置，以实现“PGA_R 路径绕过数字”

谢谢

彼得，你好  

我通过调整硬件来增加音量，但背景噪音也会增加，我应该如何处理它？

我没有使用旁路路径，路径与以前相同，如图所示， 我只是做了一些硬件更改。 已调高音量和背景 噪音， 如何降低噪音？

我想你提到你已经通过加一个偏移量来解决了噪音问题。

如前面所述，尝试使用旁路模式并查看是否良好，我怀疑是主机，如果您打算使用此路径，您需要隔离。

这与您关于添加偏移修正噪音的评论联系在一起，该噪音会告诉我主机中存在一些计时问题。

我没有使用  旁路模式， 我仍在使用像 图片这样的旧计划。  我的问题是背景 噪音，这与上次的噪音不同。

背景噪音总是在那里，但音量很小，因此噪音也很小。

现在，在调整硬件和放大音量后，背景噪音也会放大，所以我希望找到一种减少背景噪音的方法

在编码解码器输出没有功率放大器电路的情况下，左/右输出和 HPROUT 输出可以驱动多少功率？

你好，嘉惠，

彼得今天不在办公室，将于星期一返回回答你的问题。

感谢您的耐心等待，

杰夫

您好，

同样在噪音问题上，请按照建议单独检查 ADC 和 DAC 路径以找出原因。

您可以在数据表第8.5节中找到 HP 的电源(PO)，也可以根据所连接的负载从规格表中计算出该电源(PO )。

此致。