This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SRC4392:输入接收器故障:第2部分

Guru**** 2486325 points
Other Parts Discussed in Thread: SRC4392

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1088922/src4392-input-receiver-troubles-part-2

部件号:SRC4392

以前我曾报告 过SRC4392上的DIR存在的问题

从那时起,我们将SRC4392安装到PCB上,虽然大多数功能似乎都可以正常工作,但我在使用DIR时仍然遇到问题。 我的情况如下:

我通过DIT输出音频,然后DIT连接到输入4上的DIR。 端口B I2S总线被配置为从DIR输出输入信号。 单板计算机(SBC)用于生成和捕获音频,如下所示:

SBC ->端口B -> DIT -> DIR ->端口B -> SBC

很遗憾,DIR似乎 不起作用。 时钟未 被锁定,且DIR中没有音频。

我完全不知道此设置有什么问题。 我在另一个问题中向论坛报告的问题与我遇到的问题相同,论坛也没有解决办法。 我有点担心这个芯片在我们的PCB上,我们不能让它作为DIR来工作。

以下是当前寄存器设置:

01:3F
02:00
03:09
04:00
05:29
06:03
07:68
08:00
09:00
0A:00
0B:00
0C:00
0D:1B
0E:17.
0f:22.
10:00
11:00
12:00
13:00
14:00
15:00
16:00
17:00
18:00
19:00
1A:00
1B:00
1C:00
一维:00
1E: 00
1F:00
20:00
21:00
22:00
23:00
24:00
25:00
26:00
27:00
28:00
29:00
2A:00
2B:00
2C:00
2D:00
2E:00
2F:00
30:00
31:00
32:00
33:00
状态如下
12:00
13:00
14:00
15:00
16:00
17:00
18:00
19:00
1A:00

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Max,

    我们这方面的专家直到星期四才会回到办公室,但同时我想问一下,您是否可以分享一个更详细的示意图,概述您的情况,以及更多信息,例如您为设备提供的时钟/格式。 当他回来时,这将对他大有帮助。

    此致,

    Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好,今天我将查看一下登记册,并告诉您。 您是否会向我发送 您正在使用的任何示意图?  一年前,Dean对您的跟进结果如何? 去年,您是否尝试过其他建议,但没有成功?

    此致,

    Arash

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Arash,

    Dean的跟进重申了我正在做的事情,但没有 找出问题,也没有提供解决方案。

    目前,端口B和端口A是生成时钟的主机。  这是个问题吗? DIR在映射到端口B的行之前是否必须经过SRC?

    以下是原理图:



    我们正在使用MCLK,RXCLI已连接到GND。

    谢谢

    马特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Arash,

    Dean的跟进重申了我正在做的事情,但没有 找出问题,也没有提供解决方案。

    目前,端口B和端口A是生成时钟的主机。  这是个问题吗? DIR在映射到端口B的行之前是否必须经过SRC?

    以下是原理图:



    我们正在使用MCLK,RXCLI已连接到GND。

     芯片是否对设置敏感,而我们没有观察到这些顺序? 我们在对寄存器进行扑克时没有注意到一些需要延迟的问题?

    谢谢

    马特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Matt,您可以制作端口B主模块,也可以通过SRC。 我想知道第3条第5款和第6条中是否存在冲突。 您能否验证是否存在冲突。

    此致,

    Arash  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的,今天我们解决了这个问题。 最后,regmap被缓存而不是写入设备。 我们手动写入的寄存器都很好,但我们是从regmap高速缓存而不是直接从芯片读取的。

    一旦我同步了regmap缓存和芯片的寄存器,它就开始工作了。

    感谢您的支持

    马特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    很棒 感谢您告知我们。

    此致,

    Arash