This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/567731/tlv320aic3268-tlv320aic3268---din1---i2s-audio-sample-frequency
当PLL P，R，J和D设置与入站I2S音频采样频率不匹配时，音频输出出现“振铃”现象。
是否有TLV320AIC3268设置可自动适应I2S音频采样频率？
Luis，
感谢您的建议。 您的建议触发了我们的解决方案。
我们使用入站I2S的BCLK作为DIN1的时钟，而不是预配置的PLL时钟。 这解决了我们的问题。 很明显，采样率的改变改变了传入比特时钟，所有的数据都正常同步传递。 不确定如果我们混合两个I2S信号会做什么，但在这种情况下，我们只混合一些模拟线路输入。
不管怎样，我想告诉你我们发现了什么，并告诉你问题已经解决了。
感谢您的帮助。
Phil
