[参考译文] TLV320AIC24K：使ACD (自动级联检测)正常工作

您好，Kenn，

欢迎使用E2E，感谢您对我们产品的关注！

我们将对此进行研究，并尽快作出答复。

此致，
Luis Fernando Rodríguez ñ o S.

您好，Kenn，

感谢您提供MCLK信息。

实际上，数字I/O级别由IOVDD确定。 因此，在您的情况下，应该不会出现任何问题，因为VOH为0.8xIOVDD，VOL为0.1xIOVDD。

您是否验证硬件重置已完成？ 重置后ACD需要132MCLK才能完成操作。 然后，您需要确保H/W复位的上升时间小于MCLK周期，并且满足MCLK上升沿的设置时间要求2ns。

此致，
Luis Fernando Rodríguez ñ o S.

我使用D触发器(NC7SZ175P6X)来确保重置计时正确。  "D"输入与IOVDD相关联。  "C"(有效低电平)输入被提供复位信号。  "Clk"输入通过MCLK输入。  最后，“Q”输出将转至所有编解码器上的“重置”(活动低电平)输入。  我使用TDS示波器和HP逻辑分析器验证了计时。

我在32.768 MHz振荡器的输出和编解码器上的MCLK输入之间插入了双施密特触发器(NC7WZ14P6X)，希望更多的驱动器可能会有所帮助。  它没有什么不同。  MCLK输入的输入电容是多少？  我使用的施密特触发器可以轻松驱动100 pf负载。  我目前正在为振荡器加载两个编解码器和上面提到的D触发器以及PCB跟踪。

我已从OMAP处理器(编解码器上唯一的PCM输入)断开了PCM Din (引脚18)信号。  我将SCLK，FS和Dout信号(都是编解码器的输出)连接到OMAP处理器。  我的理由是排除OMAP处理器的混乱。  我想我的下一步是断开所有四个PCM信号并查看发生了什么。

我仍然得到341.3 kHz的SCLK和2.666 kHz的FS。  这些是这些输出的默认频率吗？  对于我为N，M和P指定的值，最明显的不是应该产生的频率。 我已将P设置为"0"，该值映射为"8"。  我将N设置为"1"，将M设置为"32"。  我的计算FS应为8 kHz (32.768 MHz/(16 * 8 * 1 * 32)，对于连续模式下运行的两个编解码器，SCLK应为512 kHz。  对于在连续模式下运行的4个编解码器，SCLK应为1.024 MHz。  这不是我所看到的。

如前所述，我目前正在运行两个编解码器(一个主编解码器，一个从编解码器)。  正在从主编解码器测量FS信号。  我在从属设备的FS输出上看不到任何活动。  我不知道这是否正常。

我仍然很难让ACD工作。  今天成效不大。

现在，我已对两个互连TLV320AIC24K编解码器(一个主编解码器，一个从编解码器)进行了编解码。  我在载波板上安装了编解码器芯片。  我目前没有连接到编解码器的PCM串行总线或I2C总线的微处理器，因此编解码器只是在默认配置下出现，没有任何外部硬件的干扰。  我使用了D-flip-flop来强制执行重置计时，如数据表第14页上的图1所示。  我的测量时间为TWh=Tsu1 12.4 nsec，TWL = 10.8 nsec，TH1 = 6.4 nsec，Tsu1 = 26 nsec。  32.768 MHz时钟上有一些回转，可能是试验电路板电容的结果。

好消息是，试验设置产生的结果与目标平台完全相同：

 使用一个编解码器：MCLK=SCLK= 32.768 MHz，170.7 kHz，FS=2666 Hz

 具有两个编解码器：32.768 1.365 MHz, FS=2666 Hz

坏消息是，试验设置产生的结果与目标平台完全相同。  我希望通过消除微处理器(没有可能的硬件干扰，没有编解码器寄存器的软件mucking)，ACD可以工作。  它看起来不正确，或者可能我看不对。

问题：

1)这些编解码器的默认采样率是2.666 kHz吗？  情况似乎是这样。  这是一个令人惊讶的低采样率，只有1.2ish kHz音频带宽。

2)如果有两个编解码器，串行PCM总线上应该有多少时隙？  当我有一个编解码器处于"编程"模式时，我看到4个时隙。  这对我来说很有意义。  当我有两个编解码器时，我看到了32个时隙。  我期待看到8个时隙。  我只能看到32个时隙，其中包含8个互连的编解码器，不是吗？

3)来自从编解码器的FS比来自主编解码器的FS晚了大约四个时隙。  我认为这是合理的。  这是你所期望的吗？

4)来自主编解码器的FS脉冲位于逻辑高电压的1.8 Vdc，对于逻辑低电压的FS脉冲位于0 Vdc，但是来自从属设备的FS脉冲仅在逻辑高电压的1.4 Vdc (逻辑低电压为0 Vdc)。  这似乎不对。  更糟糕的是，dout (引脚17)的逻辑高电压是在1.8 Vdc (良好)，但逻辑低电压是在1.2 Vdc。  这似乎不正确。  如果我断开主中继器的dout与从中继器的dout的连接，则主编解码器的逻辑低电压为0 Vdc。  这两个编解码器正在争夺dout的状态。  请注意，虽然主控制器发出合理的脱模信号，但从控制器上的脱模信号一直很高。  您的想法？  这可能是ACD不工作的结果。

4)对于我的目标板，当我设置一个跨编解码器"共享"的位时，将值写入到哪个I2C地址是否重要？  我认为这并不重要，并且一直在写信给0x40。