这是我第一次使用TI编解码器进行设计,我无法让这只小狗发挥作用。
我的主板上有四个TLV320AIC24K编解码器。 第一个编解码器连接为主编解码器(引脚21连接至IOVDD),其他三个连接为从属编解码器(引脚21连接至IOVSS)。 我在+VIO V直流(引脚12)运行1.8。 我正在将32.768 MHz MCLK信号注入引脚22。 模拟Vdd是3.3 Vdc (引脚5,27,33,42)。 数字Vdd为1.8V (引脚15)。
主板上只有一个编解码器,一切都如预期一样工作。 我可以通过使用I2C将值写入芯片寄存器来控制编解码器,我可以注入音频并查看串行PCM示例。 我可以将编解码器配置为回放音频,然后在编解码器的任何输出处恢复注入的音频。 FS的频率为8000 Hz,SCLK为256 KHz。 很不错
当我尝试使用两个编解码器(我在这里做小步骤)时,一个是主编解码器,另一个是从编解码器,按照TI数据表(SLAS363D)第22页的图20进行布线,其中我的主编解码器的FSD (插针14)馈入我的从编解码器的FS (插针19), 我的从属编解码器的FSD被拉至IOVDD,没有任何功能。 自动级联检测似乎没有发生。 我尝试设置M,N或P对主编解码器上生成的SCLK (PIN2)或FS (引脚19)没有影响。 SCLK始终是关于341.3 kHz,FS始终是关于2.667 kHz (我使用Tektronix TDS示波器而不是正确的频率计数器来测量频率)。
我在微处理器的重置线路和编解码器的重置线路(引脚23)之间插入了一个D触发器。 是的,我知道重置为低活动。 D触发器服务器,用于确保输入到编解码器的重置信号符合数据表第14页图1中所示的计时要求。
我很失落。 是否有人使用此编解码器的ACD工作?