This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PCM1865:PLL未锁定,未选择作为时钟

Guru**** 2358060 points
Other Parts Discussed in Thread: PCM1865
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/583950/pcm1865-pll-does-not-lock-is-not-selected-as-clock

部件号:PCM1865

您好,

我们一直在尝试让PLL工作一段时间,并取得0进展。  

下面是寄存器设置。

正在运行...

第0页REG 0xB:0x45
第0页REG 0xC:0x0
第0页REG 0xD:0x0
第0页REG 0x20:DATA=0x5E clkdet_en=0 ADC_clk_src=1 mst_mode=1 mst_sck_src=0
第0页REG 0x25:0x7
第0页REG 0x26:0x3
PG 0 REG 0x27:Data=0x3F DIV=1/64默认值
第0页REG 0x28:默认情况下,Data=0x1 lock=0 PLL en=1
第0页REG 0x29:P=1/3
PG 0 REG 0x2A:R=1/2
第0页REG 0x2B:J=5
第0页REG 0x2C:D[7:0]=0x16
第0页REG 0x2D:D[13:8]=0x23
第0页REG 0x36:0x0
PG 0 REG 0x70:DATA=0x0 digital_stby=0 SLEE=0 Pwrdn=0默认值
第0页REG 0x71:0x10
第0页REG 0x72:当前设备状态:运行
第0页REG 0x73:=0x4:88.2 -96kHz
第0页REG 0x74:=0x32:SCK_Ratio=256 bck_Ratio=64
第0页REG 0x75:0x0
第0页REG 0x78:0x7
第3页REG 0x12:0x40


-- PLL未锁定。 REG 0x28是0x1

参考时钟为25MHz,正如您从图片中看到的,我们只会看到将25MHz划分为BCK和LRCK。 我假设即使PLL未锁定,我们也会看到PLL的划分(不正确)频率。  但这种情况也没有发生。

有什么想法吗?

谢谢!

Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Brian,

    我对您提供的代码进行了回顾,并提出了一些意见。

    • 未配置ADC,DSP1和DSP2分频器。
    •  当D≠0000时,R不应与1不同,这不符合正确PLL操作的规格。  

    我根据您的设置生成了以下系数,我没有在EVM中尝试这些系数,但计划在星期一进行。 如果这有帮助,请告诉我。

    FS=48kHz
    BCLK=64×FS
    MCK=25MHz

    PLL_CLKIN=MCK

    P=3
    R=1
    J=11
    D=7965

    PLL_DIV=1/8
    MCK_DIV=1/4
    Bck_DIV=1/64

    DSP1_DIV=1/8
    DSP2_DIV=1/8
    DSP1_DIV=1/16

    此致,

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的回复。

    我们尝试了新值,但我们仍然看到相同的问题,即划分为25MHz -未选择PLL。

    PLL锁定位已设置,所以这很好。

    我最近才拿到了PCM1865评估板,所以我们一定会在周一试一下评估板。

    Brian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Brian,

    感谢您的反馈。 我刚刚弄清楚了主要的问题,你需要将PLL_CLK配置为主模式时钟源。 这是通过将寄存器32 (0x20)的位B5设置为'1'来实现的。 在当前的数据表中,有一个拼写错误,其中文本提到bck,而不是PLL。 我们将在下一个数据表版本中更正此问题。  

    此致,

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这确实是问题所在。

    由于我对实际登记值与计算中使用的P/R值的混淆,我们在PLL计算中也遇到了问题。

    现在我们看到PLL输出和所有东西都有意义。

    谢谢Diego!