[参考译文] PCM5121：PCM5121：SCK (MCLK)

admin

Other Parts Discussed in Thread: PCM5121, CC1310

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/582100/pcm5121-pcm5121-sck-mclk

部件号：PCM5121
主题中讨论的其他部件： CC1310

您好，

I通过I2S连接PCM5121和CC1310。
CC1310配置如下：
BDIV = 75
MDIV = 38 (MCLK = MCUCLK/MDIV [Hz])
WDIV = 0x2020 (WCLK = MCUCLK/(BDIV*(WDIV[7：0]+ WDIV[15：8])[Hz])

PCM 5121不工作。
但是，它在MCLK停止时起作用。

PCM5121配置如下：
XSMT =1：软取消静音
门架= 0：I2S从属(BCK/LRCK输入)
Mode[1:2]= 00：硬接线模式
FMT =0：I2S
DEMP =0：取消强调控件关闭
ATT[2:0]=000:增益和衰减级别0dB
AGNS =0：模拟增益0dB 2Vrms
Flt =0：正常延迟

我是否需要设置MCLK (SCK)输入。

8 年多前

0 admin 8 年多前

TI__Guru**** 2361270 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

所述行为表明提供MCLK时设备出现问题，MCLK的频率是多少？当所有时钟均有效时，PCM5121将自动进入正常操作模式，但当MCLK处于地面水平时，连续16个LRCK周期，设备可以正常工作，因为内部时钟将从BCLK生成。这表明提供的MCLK信号无效。

此致，

-Diego Mel é ndez López ñ a
音频应用工程师

0 admin 8 年多前

TI__Guru**** 2361270 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回复。

MCLK是CC1310产生的结果(MCUCLK by CC1310：48MHz/MDIV：38= 126.3157万.8947</xmt-block>8947 …Hz)。

您的意思是，PCM5121在没有MCLK的情况下可以正常工作？

0 admin 8 年多前

TI__Guru**** 2361270 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

PCM5121可以在3线模式(无MCLK)下运行，方法是在MCLK不可用的系统上从BCLK生成内部时钟。有关此操作模式的详细信息，请参阅数据表的8.3 ．6.3 部分。控制器的时钟不符合设备所需的MCLK速率，请参阅表32了解MCLK比率支持的详细信息。

此致，

-Diego Mel é ndez López ñ a
音频应用工程师

0 admin 8 年多前

TI__Guru**** 2361270 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

在10.000 kHz采样率的情况下，我们是否应该输入MCLK？
在表32所述采样率的情况下，我们是否应该输入MCLK？

0 admin 8 年多前

TI__Guru**** 2361270 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

系统时钟(MCLK)输入应与表32中所述的指定速率匹配，以确保设备正常运行。否则，如果无法提供有效费率的MCLK，则建议使用3线I²S操作。

此致，

-Diego Mel é ndez López ñ a
音频应用工程师

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] PCM5121：PCM5121：SCK (MCLK)