This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC3101:PPL在FS=24.615KHz上设置

Guru**** 2362840 points
Other Parts Discussed in Thread: TLV320ADC3101
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/581055/tlv320adc3101-ppl-setting-on-fs-24-615khz

部件号:TLV320ADC3101

您好,

 

关于TLV320ADC3101上的PPL设置,我的客户询问了一个问题。

也许我认为此设置是正确的,但我无法检查它,因为我们还没有EVM。

我只是问PLL设置以防万一。

 

(ADC I2S输出)

FS=24.615KHz

数据长度=16位

BCLK=787.692KHz

(PLL)

R=1,J=5,D=12,P=1

NADC=13,mAdc=2,AOSR=128,N=8

 

(问题)

(1)我将附加PLL设置。 请参阅随附的文件。

他们的设置是否正确?

 

(2)我将使用ADC处理块(PRB_R1/R2:IIR/ BIquad),而不使用ADC miniDSP。

在这种情况下,它们是否需要对空间碎片协委会进行配置(第0页/登记册21页)?

minDSP <-空间碎片协委会的指令数量?

或PRB_R1/R2(188/244)的指令计数<- IADC?

 

此致,

Tao2199

e2e.ti.com/.../ADC_5F00_PLL_5F00_Setting_5F00_17.0314万.xlsx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

     

    作为补充信息,

    他们已经在原来的目标板上检查过,似乎没有问题。

    但他们不确定此设置是否正确,因为输出FS是特殊的。

    我还不能准备EVM。

     

    此致,

    Tao2199

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Tao,

    1) PLL和时钟分频器设置均正确。 数据表中的所有条件均得到遵守。 所以,应该没有任何问题。

    2)由于miniDSP将不会使用,客户可以将IADC参数保留为默认值。 无需对其进行配置。

    此致,
    Luis Fernando Rodríguez ñ o S.