• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 400 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3101：环回的寄存器设置

admin
Guru**** 2350460 points
Other Parts Discussed in Thread: TLV320AIC3101
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/590791/tlv320aic3101-register-settings-for-loopback

部件号：TLV320AIC3101

您好，

我正在使用两个 TLV320AIC3101进行开发，并尝试在这两个器件之间执行环回测试。 在输入/主芯片上，我向LINE2L/R发送模拟信号并向DOUT输出。 然后，将WCLK/BCLK和数据传递到输出/从芯片上的DIN。 然后，我将模拟信号输出到LEFT LOM/P和RIGHT _LOM/P上，但我听到的所有声音都是静态输出。

请查看我附加的寄存器设置并告知我是否使用了正确的设置，以便我确定我的问题是寄存器设置还是其他(与硬件相关)。

感谢您访问time.e2e.ti.com/.../Register_5F00_Settings.txt

  • 0
    TI__Guru**** 2350460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Samuel：

    欢迎来到E2E，感谢您对我们的产品感兴趣！

    请您提供有关应用程序的更多详细信息，如输入时钟和所需的数字格式。  我已通知我的同事查看您的设置。 因为他不在办公室，他会看一下，并在接下来的几天里回到你的办公室。 感谢您的理解。

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2350460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好Diego，

    我在两个芯片上都使用27MHz时钟作为MCLK的输入，我已经验证我从WCLK (48kHz)和BCLK(48kHz*32)获得了所需的输出。 我正在使用I2S进行数字格式。

    在我等待您的同事时，您能否告诉我要使用哪个DAC_L1/2/3来仅输出到LEFT LOM/P和RIGHT _LOM/P？

    我认为错误来自输出/DAC芯片，因为我已从主设备探测DOUT，它似乎提供了正确的数据，但我可能会错。

    非常感谢您的回复，
    塞缪尔
  • 0
    TI__Guru**** 2350460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Samuel：

    默认情况下，DAC_L1/2/3和DAC_R1/2/3不会路由到线路输出，因此您需要为 DAC源配置所需的输出。 默认情况下，DAC输出路由到DAC_x1 (寄存器41)，因此 ，要将DAC_L1路由到LEFT _LOM/P，寄存器82应配置为0x80值。 对于从DAC_R1到RIGHT LOM/P的情况，寄存器92也是如此  

    如果输出阶段不需要混合，则可以通过使用0xA0配置寄存器41，将DAC_L3和DAC_R3直接路由到X_LOP/M输出。

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2350460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    迭戈，

    我试过两次，都没有成功。 请告诉我您的同事返回时对我的注册设置的评价。

    在此期间，我将尝试进一步了解硬件。

    谢谢你。
  • 0
    TI__Guru**** 2350460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Samuel：

    首先，我建议使用DAC_L1 / DAC_R1到LEFT LOP/Rright_LOP路径。 输出混音器具有内部过滤功能。 因此，它可用于降低输出噪音。 请将第0页/注册41配置为0x00，将第0页/注册82和92配置为0x80。

    PLL也可能是根本原因。 PLL似乎未启用。 页面0/寄存器3未写入您的寄存器设置中。 此外，PLL值似乎是错误的。 您能否确认这些是您正在使用的寄存器值？ 这些值给出的采样速率约为40KHz。 请确保将PLL配置为获得48kHz采样率。

    P = R = 1
    J = 3
    D = 0321 (寄存器5包含D的8 MSB；寄存器6包含D的6 LSB；因此D = 0000 0101 0000 01)

    我对这一迟交的答复表示歉意。 现在我无法回答。 感谢您的理解。

    此致，
    Luis Fernando Rodríguez ñ o S.
  • 0
    TI__Guru**** 2350460 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好Luis，

    感谢您的回复。 实际上，我刚刚发现了我的问题，这与我在DOUT和BCLK/WCLK中的计时方式有关。

    我的采样率设置不正确，我很幸运地接近48kHz，但我现在可以正确操作。

    感谢您的时间和支持，

    塞缪尔