[参考译文] TLV320DAC3100：扬声器输出上的方波(DAC3100)

admin

Guru**** 2350610 points

Other Parts Discussed in Thread: TLV320DAC3100

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/587457/tlv320dac3100-square-wave-on-speaker-output-dac3100

部件号：TLV320DAC3100

我正在使用DAC3100与STM32F401，I2S Philips模式1.1025万 (dac3100处于从属模式)。我将PLL编程为BCLK的256倍。

我可以听到我的音频，但失真很高。示波器显示频率为~300K的方波。

我阅读了这篇文章(e2e.ti.com/.../19.1884万) 并更改了BCLK偏移，但没有帮助。

我遵循了数据表中的init脚本序列(见下文)。

我的设置是否正确？

谢谢。

	{ 0x00	，0x00 }，//设置页面0
	{ 0x01	，0x01 }，//软重置
	{ 0x04	，0x07 }，// PLL_CLKIN = MCLK，CODE_CLKIN = PLL_CLK
	{ 0x06	，0x08 }，// PLL J=8
	{ 0x07	，0x00，// PLL D ={
	0x08,} 	
	{ 0x05	，0x90 }，// PLL通电，P = 1，R = 1
	{ 0x0B	，0x84 }，// NDAC通电并设置为8
	{ 0x0C	，0x83 }，// MDAC通电并设置为2
	{ 0x0D	，0x00 }， // DOSR =128，DOSR(9:8)=0，DOSR(7:0)=128
	{ 0x0E	，0x80}，//
	{ 0x1B	，0x00 }，//模式为I2S，文字长度为16，从属模式
	{ 0x1C	，0x00 }，// WCLK上升边缘
	{ 0x3C	，0x0B }后的一个BCLK延迟 //选择处理块PRB_P11
	{ 0x00	，0x08 }，//设置页面8
	{ 0x01	，0x04 }，//在DAC处理块
	{ 0x00	，0x00 }中启用自适应过滤，//设置页面0
	{ 0x74	，0x00 }， // dac =>通过引脚进行音量控制禁用
	{ 0x00	，0x01 },//设置页面1{
	0x1F	，0x04 }//编程共模电压(定义= 1.35 V)
	{ 0x21	，0x4E }，//弹出，通电=800 ms，步进时间=4 ms
	{ 0x23	， 0x44 }，// LDAC路由到HPL输出，RDAC路由到HPR输出
	{ 0x28	，0x06 }，//取消HPL静音，设置增益= 0 db
	{ 0x29	，0x06 }，//取消HPR静音，设置增益= 0 db
	{ 0x2A	，0x04 }，//取消静音D类，xx=gain = (6/12/18/24 dB) 6 dB <=? 18dB+(000xxM00)(M=静音)
	{ 0x1F	，0xC2 }，// HPL和HPR通电
	{ 0x20	，0x86 }，//加电D类驱动
	程序{ 0x24	，0x92 }，//启用HPL输出模拟音量，设置=-9 dB
	{ 0x25	，0x92 }， //启用HPR输出模拟音量，SET =-9 dB
	{ 0x26	，0x92 },//启用D类输出模拟音量，SET =-9 dB
	{ 0x00	，0x00 },//设置页面0
	{ 0x3F	，0xD4 },//启动DAC左右通道(启用软步进)
	{ 0x41	，0x00 }，// DAC左增益=-22 dB
	{ 0x42	，0x00 }，// DAC右增益=-22 dB
	{ 0x40	，0x00 }，//取消对DAC左和右通道的静音

8 年多前