请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TLV320DAC3100 DAC3100具有可用于生成内部时钟的内部PLL。
根据数据表，PLL可配置为从传入BCLK生成时钟，
有许多分隔线(最高为DAC_FS)。 DAC_FS可以通过大量的分隔器组合来实现。 是否有规则设置CODEC_CLKIN，DAC_CLK，DAC_MOD_CLK (相对于DAC_FS)？
我想知道分隔符(R，P，J，D，DOSR， NDAC，MDAC)到缓存，例如1.1025万 (BCLK = 35.28万，I2S)。
我无法使用(R=J=8, D=0, P=1, NDAC=2, MDAC=8, DOSR=128)。
谢谢。
