请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：TLV320AIC3204 TLV320AIC3204应用参考指南的表2-27 (“PLL示例配置”)显示了各种MCLK输入频率的PLL参数，以生成44.1kHz和48kHz的采样率。
对于MCLK=12MHz，48kHz采样的表项数学计算似乎正确：(12MHz * 7.168)/(2 * 7 * 128)= 48kHz
但是，44.1kHz的表项数学得出：(12MHz * 7.560)/(3 * 5 * 128)= 47.250KHz
我认为PLLD参数应该是056而不是560，产生：(12MHz * 7.056)/(3 * 5 * 128)= 44.1kHz
