This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5756M:TAS5756M:如何使用SlCK PLL配置时钟从属模式以生成内部时钟(3线PCM)

Guru**** 2362840 points
Other Parts Discussed in Thread: TAS5756M
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/625754/tas5756m-tas5756m-how-to-configure-clock-slave-mode-with-slck-pll-to-generate-internal-clocks-3-wire-pcm

部件号:TAS5756M

1:TAS5756作为3线PCM模式的从属模式。 没有MCLK,就在我的硬件原理图中连接blck和lrclk,如下所示:

我想补充一点,BCLK是1.536MHZ,LRclk是48kHz,格式是16位

2:如8.3 中的注释。MCLK,I禁用Page0-R37位1的自动设置模式 ,并忽略,配置寄存器3.4 值为0x12;

     如8.3。3.4 介绍:我应该在下面配置:

3:我的寄存器配置如下:

Page0:

1:R4——0x00 (禁用PLL)

2:R37——0x12 (忽略MCLK错误报告并禁用自动设置模式)

3:R13——0x10 (PLL参考时钟为BCLK)

4:R20——0x0 (P = 1)

5:R21——0x20 (J =32)

6:R22——0x0 (D==0)

7:R23——0x0 (D==0)

8:R24——0x1 (R=2)

9:R4——0x01(启用PLL)

10:R14——0x10 (DAC时钟源为PLL)Ω

11:R27——0x1 (DSP时钟除法)

12:R28——0xF (DAC时钟除法)

13:R29——0x3 (CP时钟除法)

14:R30——0x7 (OSR时钟除法)

15:R34——0x10此位启用或禁用16x插值模式。(我不知道此位的含义是什么? 可以帮帮我吗?)


4:很抱歉,没有声音。 感谢您查看我的配置,如果有任何错误?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好! 时钟设置对于处于从属模式的此设备非常重要。 章节8.3。具有4线操作的3.3 时钟从属模式(SCLK,MCLK,LRCK/FS,SDIN)涵盖以下详细信息:

    TAS5756M器件需要系统时钟来操作数字插值滤波器和高级分段
    DAC调制器。 系统时钟应用于MLCK输入并支持高达50 MHz的频率。 TAS5756M
    设备系统时钟检测电路会自动感应系统时钟频率。 通用音频采样
    频率范围为8 kHz,16 kHz,(32 kHz–44.1 kHz–48kHz),(88.2 kHz–96 kHz)和(176.4 kHz–)
    192 kHz)。
    注意
    检测到时,括号中的值会分组,例如88.2 kHz和96 kHz
    被检测为双速率,32 kHz,44.1 kHz和48 kHz被检测为单速率和
    等等。
    如果存在有效位MCLK,SCLK和LRCK/FS,设备将自动配置时钟树和
    PLL以根据需要驱动miniDSP。
    采样频率检测器设置数字滤波器,Delta Sigma调制器(DSM)和的时钟
    负极供油泵(NCP)自动运行。 表2显示了通用的系统时钟频率示例
    音频采样率。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jeff,感谢您周末的快速响应!

    如上所述,我们使用3线8.3 (3.4 带SlCK PLL的MCLK时钟从属模式)来生成内部时钟(3线PCM),但编解码器未应用。 您是否可以帮助您在这种模式下进行reg配置? 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Jeff,感谢您周末的快速响应!

    如上所述,我们使用3线8.3 (3.4 带SlCK PLL的MCLK时钟从属模式)来生成内部时钟(3线PCM),但编解码器未应用。 您是否可以帮助您在这种模式下进行reg配置? 谢谢。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的Jeff:
    因为我们计划在9月21日安排生产PP。
    问题是影响我们的计划。
    您是否可以帮助召开会议来讨论此案例?
    请帮助我们! 我们可以随时为您服务。
    我们期待您的意见!
    谢谢!

    此致
    吴运文
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    祝您好运! 是的,我们可以从e2e中删除此内容并致电。 Andy Liu是完成这项工作的关键,他今天正在返回达拉斯的途中,可能会在星期二打个电话。 我将在电子邮件中循环每个人。 谢谢,Jeff
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    此外,您的电子邮件是什么,以便我们可以让每个人都参与讨论? 谢谢,Jeff
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Jeff,我的电子邮件是lian.wu@avnet.com。
    请帮助发送会议消息。
    非常感谢!
    此致
    运气