• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 179 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320DAC3101：PLL设置建议

admin
Guru**** 2367820 points
Other Parts Discussed in Thread: TLV320DAC3101
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/631511/tlv320dac3101-recommendation-for-pll-setting

部件号：TLV320DAC3101

您好，

我希望您确认TLV320DAC3101 PLL的建议设置。

我发现"表5-28. PLL示例配置"，但此表中不包括PLL_CLKIN条件。

MCLK = 25MHz或50MHz。

如果您有任何有关PLL设置的应用程序文档？

此致，

  • 0
    TI__Guru**** 2367820 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Machida-san，

    请在下面找到您描述的时钟频率的一些建议：
    MCLK = 25MHz，FS = 48kHz
    PLL_P = 2，PLL_R = 1，PLL_J = 6，PLL_D = 8813，NDAC = 7， MDAC =2，DOSR =128

    MCLK = 25MHz，FS = 44.1kHz
    PLL_P = 2，PLL_R = 1，PLL_J = 6，PLL_D = 7738，NDAC = 3， MDAC =5，DOSR =128

    MCLK = 50MHz，FS = 48kHz
    PLL_P = 3，PLL_R = 1，PLL_J = 5，PLL_D = 5296，NDAC = 3， MDAC =5，DOSR =128

    MCLK = 50MHz，FS = 44.1kHz
    PLL_P = 3，PLL_R = 1，PLL_J = 5，PLL_D = 803，NDAC = 3， MDAC =5，DOSR =128

    此致，
    Ivan Salazar
    音频应用工程师-低功率音频和执行器
  • 0
    TI__Guru**** 2367820 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Ivan-San，

    感谢您的回复。
    已理解。

    巴西，