• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 453 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CCS/TLV320AIC3104：AIC3104输出信号被截短并发出噪音

admin
Guru**** 2363440 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/629240/ccs-tlv320aic3104-aic3104-output-signal-is-clipped-and-noisy

部件号：TLV320AIC3104

工具/软件：Code Composer Studio

大家好，

我的输出信号有问题。 当我向n´t输入输入输入正弦波时，输出信号与输入不匹配。

我的配置如下：

我的注册设置： 

WriteReG_AIC (0，0x00)；		//页面选择
WriteReG_AIC (1，0x80)；		//软件重置

WriteReG_AIC (7，0x0A)；		//左DAC至左通道，右DAC至右通道，FS (ref)=48kHz
WriteAIC (37，0xE0)；		//将左，右DAC加电配置为单端DAC
，HReg (0)输出 		// DAC_L1和DAC_R1用于路由到线路输出和HP输出，左右DAC具有独立的音量控制
WriteReG_AIC (43, 0x00)；		//左音量，静音=关闭，增益=0dB
WriteReG_AIC (44, 0x00)；		//右音量，静音=关闭，增益= 0dB

WriteReG_AIC (38，0x80)； 		// HPRCOM配置为单端输出

WriteReG_AIC (82，0x80)；		// DAC_L1至LEFT _LOP/M (线路输出)
WriteReG_AIC (92，0x80)；		// DAC_R1至RIGHT _LOP/M (线路输出)
WriteOP_OP (86，0x09)；		//加电左端_LReg /RAIC_Rg
		

		0，右端AIC_96 (96，ERACRAC9，RACRAC (输出)，RAC_96，RAC96 (写OP (86，RAC_96)，RAC96，IC_96，RAC (86，RAC)，RAC0，RAC0，RAC，RAC，RAC，RAC，RAC，0，RAC，
		// I2S模式，16位(字长)
WriteReG_AIC (10，0x00)；		//无数据偏移

我n´t了2周，现在已经越来越好了。 是否有人因这个问题而倾倒？

感谢您的回答。

祝你好

Sadullah

  • 0
    TI__Guru**** 2363440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Sadullah，

    该问题是否与编解码器的DAC部分有关？  出现问题的信号来自 微控制器？。  我只能看到代码的DAC配置部分，您能否共享ADC配置？

    我测试了您的代码，尽管设备配置不符合建议，但我能够通过线路输出从数字输入流式传输正确的数据。

    一般建议的设备配置如下：

    1. 提供有效的时钟和电源
    2. 配置设备路由，音频接口和时钟设置
    3. 打开ADC和DAC，取消ADC和DAC的静音。

    我建议您尝试通过将DOUT与编解码器的DIN绑定，绕过微控制器，来与设备进行环回，这样输入ADC信号将直接通过编解码器DAC传输。  

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2363440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Diego，

    感谢您的快速响应。

    我的ADC配置如下所示： 

    WriteReG_AIC (19，0x07)；		// LINE1LP至左ADC，单端，增益= 0dB，通电，软步进=关闭
WriteReG_AIC (22， 0x07)；		// LINE1RP至右ADC，单端，增益= 0dB，通电，软步进=关闭

WriteReG_AIC (15， 0x00)；		//左ADC PGA未静音，增益=0dB
WriteReG_AIC (16，0x00)；		//右ADC PGA未静音，增益=0dB

    所有时钟和电压都正确。 请参阅以下数据：

    MCLK信号：12.288MHz

    WCLK-信号：48kHz

    BCLK-信号：1.536MHz

    我有固定的硬件，所以我不能轻易地更改PIN并尝试建立环回模式。 要了解硬件，请参见下图：

    DOUT-Signaln´t Did sem right or Am I false？(DOUT-Signal没有正确或我不正确？) 请参见下图。

    我做错了什么？ AIC3104是否工作不正常。 我是否应该购买新的？

    多个问候

    Sadullah

  • 0
    TI__Guru**** 2363440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Sadullah，

    感谢您的反馈。 从设备配置本身来看，设备的运行应该没有问题，我怀疑问题可能与微控制器有关， 因此，尝试进行环回 以隔离编解码器上的问题非常重要...是否有方法将编解码器从您的控制器断开并将DIN绑定到DOUT？，我认为在所示的连接器中应该可以实现这一点。   

    我在原理图中注意到一件事，即线路输出缺少去耦盖和带外噪声滤波器。 建议添加这些组件。  

    dout信号似乎正常，很难确定数据是否损坏，但完整性符合预期。

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师

  • 0
    TI__Guru**** 2363440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Diego，

    我可以在环回模式下使用音频编解码器，一切都很好。
    但当数字信号进入微控制器时，值是错误的。 传入数据的数组显示奇数结果。 您是否有任何倾倒？

    多个问候

    Sadullah
  • 0
    TI__Guru**** 2363440 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 ，Sadullah，

    感谢您的反馈，我很高兴听到编解码器工作正常。如果控制器读取的数据不正确，可能是两个设备的串行接口设置不匹配。 当编解码器连接到n ü µC时，您是否发现任何信号完整性问题？ 。  

    此致，

     -Diego Mel é ndez López ñ a
      音频应用工程师