[参考译文] TAS5825M：Verilog/SystemVerilog模拟模型

"不，我正在Verilog，VHDL或SystemVerilog中寻找仿真模型，以检查使用FPGA与芯片交谈时的配置行为。 许多制造商为他们的芯片提供了这样的型号。"

我正在努力争取混合信号部件(ADC，DAC，数字POTS，whatnot)的供应商为他们的设备提供总线功能VHDL和Verilog仿真模型。 这并不是所有的困难，但它非常耗时，整个想法是，我们要根据供应商认为其部件应该做什么来验证FPGA设计，而不是我们(作为FPGA设计师)认为他们应该做什么。

通常的回答是："我们可以向您发送IBIS模型"，然后您必须解释IBIS和VHDL的不同之处和原因。

快来吧，TI，做得更好。

尊敬的Andy：

您说得绝对正确！ 我会立即加入这场运动的:)

例如，在这种情况下，为什么有一个模型很重要：

在Register 0x7E (第0页)中提供了CRC计算。现在它不是那么简单，因为页面和书籍更改不会对CRC产生影响。 仅评估写入等。在DSP图像本身中，有一些奇怪的寄存器写入到CRC寄存器，这些寄存器未记录。  它并不表示此CRC适用于书籍，页面还是整个设备。 所以如果有一个像原芯片一样的模拟模型就更好了，这样我就不必猜测它在实际设计中的样子了。 特别是，这将是一个快速衡量指标，以确定图像是否正确传输。 回读设备大约需要500-1000毫秒，这将每隔一段时间完成一次，但用户不想等待设备启动一整秒。

此致，

马丁