This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TAS5548:PIN VR_ANA的外围组件

Guru**** 2463330 points
Other Parts Discussed in Thread: TAS5548

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/768597/tas5548-peripheral-components-for-pin-vr_ana

部件号:TAS5548

您好,

我写这封信只是想问,要为pin VR_ANA放置哪种外围组件。

SHE数据表上的引脚描述显示,'此端子和AVSS_PLL之间应连接一个0.1 µF Ω 低ESR电容器。 此终端不得用于为外部设备供电。"

 


 

数据表上的布局指南提供了此类示意图。 我不了解VR_ANA和PLL_FLTP之间使用的组件,以及PLL_FLTM和AVSS之间使用的组件,

您能就此提供帮助吗?

谢谢!

Jim。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我会让我的同事来看看。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Jim:

    请告诉我您不了解这些部件的情况,以便我能更好地解释?

    谢谢!
    Robert Clifton
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,Robert:

    感谢您的回复。

    在TAS5548数据表中,对于引脚VR_ANA,在引脚描述中,它表示应在此端子和AVSS之间连接一个0.1 µF Ω 低ESR电容器。

    根据同一数据表(如上所附)的布局示例,VR_ANA和AVSS之间没有此类0.1 UF CAP。

    相反,他们在VR_ANA和PLL_FLTP以及PLL_FLTM和AVSS之间放置过滤器。



    我很困惑为什么这个布局示例显示了与针脚描述不同的布局方式。

    谢谢!

    Jim。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Jim:

    实际上它们仍然是通过PLL引脚上的过滤器连接的。 您仍然可以有一个电容器直接将VR_ANA连接到AVSS,同时保留PLL_FLTP和PLL_FLTM的滤波器,但我们在数据表中的配置提供了系统中最低的噪声。

    此致,
    Robert Clifton