[参考译文] PCM1865：TDM4 24位主模式的PCM1865时钟设置

admin

Other Parts Discussed in Thread: PCM1865

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/595511/pcm1865-pcm1865-clock-settings-for-tdm4-24-bit-master-mode

部件号：PCM1865

尊敬的支持团队：

是否可以将PCM1865配置为80 kHz采样频率和12 MHz输入频率的TDM 4通道24位主模式？

fsck =12 MHz

fLRCK = 80 kHz

fBCLK = fLRCLK * 4通道* 24位/通道= 7.680 MHz

对于我来说，重要的是，TDM线路上最高数据密度的fBCLK / fLRCLK =4*24=96 (即寄存器0x27必须设置为0x5F)比率；fsck和fLRCK要求不那么严格。 ADC是否支持每个样本96个数据位，还是每个样本仅支持0x74寄存器描述(bck_ratio)中提到的32，48，64和256个数据位？

此致，Roland Reuter。

8 年多前

0 admin 8 年多前

TI__Guru**** 2346630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Roland，

在TDM操作模式下，BCLK和LRCK之间的关系应为256，这是针对此设备固定的，不能更改。

此外，不建议在80KHz采样率下运行，因为它不是通用音频采样率，因此部件将检测到它为无效采样率。

此致，

-Diego Mel é ndez López ñ a
音频应用工程师

0 admin 8 年多前

TI__Guru**** 2346630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Diego，

我现在切换到2通道左对齐I2S模式，在SCKI = 12 MHz时，每个采样48位。我还启用了自动时钟检测(x 20.0 =1)。这将导致SCK/Bck = 8，SCK/LRCK = 384 --> LRCK = 31.25 kHz。

ADC不接受SCK/LRCK = 384或768 (两者均可按48分割)以外的任何其他设置，并且我没有找到LRCK > 31.25 kHz的任何其他组合。我想在80到90 kHz的频率下进行采样。您能给我一个正确配置的提示吗？

顺便说一句，我可以将SCKI配置为任何频率96 MHz/n，n = 1到16。

此致，Roland。

0 admin 8 年多前

TI__Guru**** 2346630 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Roland，

我们只能保证，如果采样速率是通用音频速率(如"外部主时钟速率与采样频率"表中指定的速率)，则该部件将按预期运行。可以使PCM1865以正确的采样速率从非标准音频频率(如12MHz)的MCLK运行。为此，您需要禁用自动时钟检测，手动启用/配置PLL，设置分隔器，并将PLL时钟设置为 ADC，DSP1和DSP2的源。

对于12MHz和48kHz采样率，可使用以下参数：

PLL_P (注册 0x29)= 1
PLL_R (注册 0x2A)= 1
PLL_J (注册 0x2B)= 8
PLL_D (注册 0x2D 0x2C)= 1920
CLK_DIV_PLL_SCK (注册 0x25)= 8
CLK_DIV_SCK_Bck (注册 0x26)= 4
CLK_DIV_BCK_LRCK (注册号 0x27)= 64
DSP1_CLK_SRC (注册 0x21)= 8
DSP2_CLK_SRC (注册号 0x22)= 8
ADC_CLK_SRC (注册号 0x23)= 16

此致，

-Diego Mel é ndez López ñ a
音频应用工程师

音频（参考译文帖）

音频（参考译文帖）(Read Only)

[参考译文] PCM1865：TDM4 24位主模式的PCM1865时钟设置