请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：PCM6240-Q1 大家好、
我对该器件的串行音频输出格式有疑问。
我计划将其用作从模式。
该器件是否在没有 MCLK 输入的情况下运行？ 仅 SoC 提供 BCLK 和 FSYNC。
例如... CLK_SRC 寄存器设置 DIS_PLL_SLV_CLK_SRC [B7]= 0d (BCLK 用作音频根时钟源)
2.参见图24。 TDM 模式标准协议时序(TX_OFFSET=0)图、FSYNC 持续时间似乎最小为1 BCLK 脉冲。
在 TDM 模式下、是否存在 FSYNC 脉冲的最短和最长持续时间？
只要在下一个 FSYNC 周期前下降到低电平、FSYNC 高电平脉冲的持续时间就没有关系？
此致、
