请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320ADC5140 主题中讨论的其他器件： TLV320ADC6140
从 Tymphany EE 开始计算 I' m、并将 TLV320ADC5140 ADC 用于我们的放大器。
在这里、我有几个关于 CMRR 测试条件定义的问题、以及 它在不同输入电平和频率下的容差。
- TLV320ADC5140 数据表仅说明了1KHz 时 CMRR 的典型值为60dB 、但没有提到最小值和最大值。 测试条件是否基于 DRE 功能禁用？
- 我们想知道 DRE 的频率、输入电平以及阈值和最大增益如何 影响 CMRR 结果？
- ADC 中的 CMRR 工作原理是什么？ 我们进行了测量、平衡输入正/负之间没有直流偏移)。它如何使 CMRR 松动、这是由 PGA 增益容差引起的？
- 我们发现 ，tlv320adc6140的噪声性能比 tlv320adc5140好3dB，但两种状态的 CMRR 在技术规格中都是相同的60dB 典型值。 我们还能期望 CMRR 得到改善吗？ 价值更高还是差异更小？
- 启用 DRE 后、预计 CMRR 会降低多少？ 在什么信号电平上？
下面是我们的调试：
- 我们需要 DRE 功能来改善噪声、我们当前的 DRE 设置为-24dB 阈值和20dB 最大增益。 基于 在 100mVpp 条件下测量1KHz CMRR 的设置、发现不同 CH 和不同芯片组之间的 CMRR 性能有很大的差异、从46dB 到77dB。 禁用 DRE 功能后 、小于之前的 CMRR 变化也可满足典型值60dB（检查5个样本)。
- 我们尝试将 DRE 阈值从-24dB 降低到-54dB、即使降低-66dB 也不会达到 CMRR。
- 我们尝试将 DRE 最大 值从20dB 降低到10dB、这会影响 CMRR、但使噪声变得更糟几乎是我们的要求的两倍。 然后尝试将 DRE 最大增益增加到14dB 以平衡 CMRR 和噪声、但无助于 CMRR。
谢谢、期待您的支持！
