• 状态
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 581 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3101：tlv320aic3101上的回放噪声问题

admin
Guru**** 2380860 points
Other Parts Discussed in Thread: TLV320AIC3101
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1116288/tlv320aic3101-playback-noise-issue-on-tlv320aic3101

器件型号：TLV320AIC3101

大家好、

我们将使用具有 Qualcomm 处理器的 tlv320aic3101音频编解码器。 我们将处理器设置为主处理器、将编解码器设置为从器件。
我们的 MCLK 频率为8.192Mhz、BCLK 1.53Mhz、字选48kHz。 我们使用 PLL 来调整从器件侧的时钟。  

播放时、我们能够听到比语音更多的噪音。 由于噪音、语音太低、无法听到。 您能帮助找出解决此问题的根本原因吗？

为供您参考、我将介绍我们为回放编写的寄存器和数据。

#Page 0选择寄存器
0x00

#SW 复位寄存器
1 0x00

编解码器采样率选择寄存器 IE；48kHz
2 0x00

#Page 0/Register 3：PLL 编程寄存器 A iE；Q = 16、P = 1
3 0x81

#Page 0/寄存器4：PLL 编程寄存器 B IE；J = 12
4 0x30

#Page 0/寄存器5：PLL 编程寄存器 C (1)
5 0x00

#Page 0/Register 6：PLL 编程寄存器 D
6 0x00

#Page 0/寄存器7：编解码器数据路径设置寄存器
7 0x0a

#Page 0/Register 8：音频串行数据接口控制寄存器 A
8 0x20

#Page 0/Register 9：音频串行数据接口控制寄存器 B
9 0x07

#Page 0/Register 10：音频串行数据接口控制寄存器 C
10 0x00

#Page 0/寄存器11：音频编解码器溢出标志寄存器
11 0x81

#Page 0/寄存器12：音频编解码器数字滤波器控制寄存器
12 0x50

#Page 0/Register 14：耳机/按钮按压检测寄存器 B
14 0x80

#Page 0/寄存器15：左侧 ADC PGA 增益控制寄存器
15 0x10

#Page 0/寄存器16：右 ADC PGA 增益控制寄存器
16 0x10

#Page 0/寄存器20：CM 连接寄存器的左通道模拟输入
20 0x10

#Page 0/寄存器23：CM 连接寄存器的右通道模拟输入
23 0x78

#Page 0/寄存器26：左 AGC 控制寄存器 A
26 0x80

#Page 0/寄存器27：左 AGC 控制寄存器 B
27 0xFE

#Page 0/寄存器28：左 AGC 控制寄存器 C
28 0x00

#Page 0/寄存器29：右 AGC 控制寄存器 A
29 0x00

#Page 0/寄存器30：右 AGC 控制寄存器 B
30 0xFE

#Page 0/寄存器31：右 AGC 控制寄存器 C
31 0x00

#Page 0/Register 36：ADC 标志寄存器
36 0xcc

#page 0/寄存器37：DAC 功率和输出驱动器控制寄存器
37 0xd0

#Page 0/寄存器38：高功率输出驱动器控制寄存器
38 0x0c

#Page 0/Register 40：高功率输出级控制寄存器
40 0x00

#Page 0/Register 41：DAC 输出开关控制寄存器
41 0x01

#Page 0/Register 42：输出驱动器弹出减少寄存器
42 0x78

#Page 0/寄存器43：左侧 DAC 数字音量控制寄存器
43 0x00

#Page 0/寄存器44：右 DAC 数字音量控制寄存器
44 0x00

#Page 0/Register 46：PGA_L 至 HPLOUT 音量控制寄存器

46 0x80

#Page 0/寄存器47：DAC_L1至 HPLOUT 音量控制寄存器
47 0x80

#Page 0/Register 49：PGA_R 至 HPLOUT 音量控制寄存器
49 0x80

#Page 0/寄存器50：DAC_R1至 HPLOUT 音量控制寄存器
50 0x80

#Page 0/寄存器51：HPLOUT 输出电平控制寄存器
51 0x9d

#Page 0/Register 53：PGA_L 至 HPLCOM 音量控制寄存器
53 0x80

#Page 0/寄存器54：DAC_L1至 HPLCOM 音量控制寄存器
54 0x80

#Page 0/Register 56：PGA_R 至 HPLCOM 音量控制寄存器
56 0x80

#Page 0/寄存器57：DAC_R1至 HPLCOM 音量控制寄存器
57 0x80

#Page 0/寄存器58：HPCOM 输出电平控制寄存器
58 0x0d

#Page 0/寄存器60：PGA_L 至 HPROUT 音量控制寄存器
60 0x80

#Page 0/寄存器61：DAC_L1至 HPROUT 音量控制寄存器
61 0x80

#Page 0/寄存器63：PGA_R 至 HPROUT 音量控制寄存器
63 0x80

#Page 0/寄存器64：DAC_R1至 HPROUT 音量控制寄存器
64 0x80

#Page 0/寄存器65：HPROUT 输出电平控制寄存器
65 0x9d

#Page 0/寄存器67：PGA_L 至 HPRCOM 音量控制寄存器
67 0x80

#Page 0/寄存器68：DAC_L1至 HPRCOM 音量控制寄存器
68 0x80

#Page 0/寄存器70：PGA_R 至 HPRCOM 音量控制寄存器
70 0x80

#Page 0/寄存器71：DAC_R1至 HPRCOM 音量控制寄存器
71 0x80

#Page 0/寄存器72：HPRCOM 输出电平控制寄存器
72 0x0d

#Page 0/Register 81：PGA_L 至 LEFT_LOP/M 音量控制寄存器
81 0x80

#Page 0/Register 82：DAC_L1至 LEFT_LOP/M 音量控制寄存器
82 0x80

#Page 0/Register 84：PGA_R 至 LEFT_LOP/M 音量控制寄存器
84 0x80

#Page 0/Register 85：DAC_R1至 LEFT_LOP/M 音量控制寄存器
85 0x80

#Page 0/Register 86：left_LOP/M 输出电平控制寄存器
86 0x0B

#Page 0/Register 88：PGA_L 至 RIGHT _LOP/M 音量控制寄存器
88 0x80

#Page 0/Register 89：DAC_L1至 RIGHT _LOP/M 音量控制寄存器
89 0x80

#Page 0/Register 90：保留寄存器
90 0x00

#Page 0/Register 91：PGA_R 至 RIGHT _LOP/M 音量控制寄存器
91 0x80

#Page 0/Register 92：DAC_R1至 RIGHT _LOP/M 音量控制寄存器
92 0x80

#Page 0/Register 93：Rright LOP/M 输出电平控制寄存器
93 0x0d

#Page 0/Register 94：模块电源状态寄存器
94 0xDE

#Page 0/寄存器95：输出驱动器短路检测状态寄存器
95 0x00

#Page 0/Register 96：粘滞中断标志寄存器
96 0x00

#Page 0/寄存器97：实时中断标志寄存器
97 0x00

#Page 0/寄存器101：时钟寄存器
101 0x00

#Page 0/Register 102：时钟生成控制寄存器
102 0x00

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您的时钟设置正确，但播放输出不正确。 所有路径都连接到输出模块、如下图所示。

    您可以使用下面具有其寄存器地址的图表来配置回放路径。

    请仅选择1个输出路径。

    此致。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、我是 pdjuandi、

    根据我们的设计、我们在 HPLCOM 和 HPRCOM 之间连接了扬声器。 以及跨越 HPLOUT 和 HPROUT 的音频插孔(耳机)。 您能否建议此配置的寄存器设置。 连接原理图的部分以正确理解。





    此致、
    Abhiram

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    以下是 您需要从上述内容中更改的 HP 输出模块设置：

    • #Page 0/寄存器37、将其设置为0xE0
    • #Page 0/寄存器38、将其设置为0x10
    • 从寄存器46到93、保留默认复位值、但以下值除外：  
      • 寄存器 47、将其设置为0x80
      • 寄存器51、将其设置为0x0D
      • 寄存器65、将其设置为0x0D

    此致。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、我是 pdjuandi、

    我已经尝试过配置、但噪音问题仍然存在(如白噪声)。 我们还验证了数据、发现给定的数据仅起作用。 请帮您解决此问题吗？

    我再次按照您的建议分享我现在尝试的寄存器配置。


    #Page 0选择寄存器
    i2cset -f -y 2 0x18 0 0x00


    #SW 复位寄存器
    i2cset -f -y 2 0x18 1 0x00

    编解码器采样率选择寄存器 IE；48kHz
    i2cset -f -y 2 0x18 2 0x00


    #Page 0/Register 3：PLL 编程寄存器 A iE；Q = 16、P = 1

    i2cset -f -y 2 0x18 3 0x81


    #Page 0/寄存器4：PLL 编程寄存器 B IE；J = 12
    i2cset -f -y 2 0x18 4 0x30

    #Page 0/寄存器5：PLL 编程寄存器 C (1)
    i2cset -f -y 2 0x18 5 0x00

    #status =疑问
    #********* 编号

    #Page 0/Register 6：PLL 编程寄存器 D
    i2cset -f -y 2 0x18 6 0x00


    #Page 0/寄存器7：编解码器数据路径设置寄存器
    i2cset -f -y 2 0x18 7 0x0a


    #Page 0/Register 8：音频串行数据接口控制寄存器 A
    i2cset -f -y 2 0x18 8 0x20

    #Page 0/Register 9：音频串行数据接口控制寄存器 B
    i2cset -f -y 2 0x18 9 0x07


    #Page 0/Register 10：音频串行数据接口控制寄存器 C
    i2cset -f -y 2 0x18 10 0x00

    #Page 0/寄存器11：音频编解码器溢出标志寄存器
    i2cset -f -y 2 0x18 11 0x81

    #Page 0/寄存器12：音频编解码器数字滤波器控制寄存器
    i2cset -f -y 2 0x18 12 0x50


    #Page 0/Register 14：耳机/按钮按压检测寄存器 B
    i2cset -f -y 2 0x18 14 0x80


    #Page 0/寄存器15：左侧 ADC PGA 增益控制寄存器
    i2cset -f -y 2 0x18 15 0x10

    #Page 0/寄存器16：右 ADC PGA 增益控制寄存器
    i2cset -f -y 2 0x18 16 0x10


    #Page 0/寄存器20：CM 连接寄存器的左通道模拟输入
    i2cset -f -y 2 0x18 20 0x10


    #Page 0/寄存器23：CM 连接寄存器的右通道模拟输入
    i2cset -f -y 2 0x18 23 0x78


    #Page 0/寄存器26：左 AGC 控制寄存器 A
    i2cset -f -y 2 0x18 26 0x80

    #Page 0/寄存器27：左 AGC 控制寄存器 B
    i2cset -f -y 2 0x18 27 0xFE

    #********* 编号
    #Page 0/寄存器28：左 AGC 控制寄存器 C
    i2cset -f -y 2 0x18 28 0x00

    #Page 0/寄存器29：右 AGC 控制寄存器 A
    i2cset -f -y 2 0x18 29 0x00


    #Page 0/寄存器30：右 AGC 控制寄存器 B
    i2cset -f -y 2 0x18 30 0xFE

    #Page 0/寄存器31：右 AGC 控制寄存器 C
    i2cset -f -y 2 0x18 31 0x00

    #Page 0/Register 36：ADC 标志寄存器
    i2cset -f -y 2 0x18 36 0xcc

    #page 0/寄存器37：DAC 功率和输出驱动器控制寄存器
    i2cset -f -y 2 0x18 37 0xe0


    #Page 0/寄存器38：高功率输出驱动器控制寄存器
    i2cset -f -y 2 0x18 38 0x10

    #Page 0/Register 40：高功率输出级控制寄存器
    i2cset -f -y 2 0x18 40 0x00

    #Page 0/Register 41：DAC 输出开关控制寄存器
    i2cset -f -y 2 0x18 41 0x01

    #Page 0/Register 42：输出驱动器弹出减少寄存器
    i2cset -f -y 2 0x18 42 0x78

    #Page 0/寄存器43：左侧 DAC 数字音量控制寄存器
    i2cset -f -y 2 0x18 43 0x00

    #Page 0/寄存器44：右 DAC 数字音量控制寄存器
    i2cset -f -y 2 0x18 44 0x00

    #Page 0/Register 46：PGA_L 至 HPLOUT 音量控制寄存器
    i2cset -f -y 2 0x18 46 0x80

    #Page 0/寄存器47：DAC_L1至 HPLOUT 音量控制寄存器
    i2cset -f -y 2 0x18 47 0x80

    #Page 0/寄存器51：HPLOUT 输出电平控制寄存器
    i2cset -f -y 2 0x18 51 0x0d

    #Page 0/寄存器65：HPROUT 输出电平控制寄存器
    i2cset -f -y 2 0x18 65 0x0d

    #Page 0/Register 93：Rright LOP/M 输出电平控制寄存器
    i2cset -f -y 2 0x18 93 0x0d

    #Page 0/Register 94：模块电源状态寄存器
    i2cset -f -y 2 0x18 94 0xde

    #Page 0/寄存器95：输出驱动器短路检测状态寄存器
    i2cset -f -y 2 0x18 95 0x00

    #Page 0/Register 96：粘滞中断标志寄存器
    i2cset -f -y 2 0x18 96 0x00

    #Page 0/寄存器97：实时中断标志寄存器
    i2cset -f -y 2 0x18 97 0x00

    #Page 0/寄存器101：时钟寄存器
    i2cset -f -y 2 0x18 101 0x00

    #Page 0/Register 102：时钟生成控制寄存器
    i2cset -f -y 2 0x18 102 0x00


    此致、
    Abhiram

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    虽然主器件提供的 MCLK 频率为6.144MHz、并且配置了编解码器的 PLL 侧、但它能够在没有任何噪声的情况下听到音频。  
    此外、上述更改建议仅启用随我们的配置添加的所需输出、并且正常工作。

    但在给出8.192MHz 的 MCLK 频率时、噪声问题仍然存在。

    此致、
    Abhiram

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    寄存器配置不正确或时钟本身都不正确。

    那么、在配置编解码器并使用 MCLK、BCLK 和 WCLK 的范围进行捕获之后、您是否可以获得 i2cdump？

    采用上述 PLL 设置的 MCLK = 6.144MHz 将提供36KHz 的 FS、并且不符合如下所示的时钟标准。

    此致。

  • 0
    TI__Guru**** 2380860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、我是 pdjuandi、

    是的、启用寄存器配置[对于8.192MHz]后、我将共享 i2cdump。




    "MCLK = 6.144MHz、采用上述 PLL 设置时、Fs 为36KHz、不符合如下所示的时钟标准。"
    >>是的理解，它的配置仅为8.192MHz，而不是6.144MHz。 我没有将上述配置用于6.144、因为 PLL 值不同。

    此致、
    Abhiram