This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3263EVM-U:使用模拟输入和数字输出的音频失真

Guru**** 2390755 points
Other Parts Discussed in Thread: TLV320AIC3263

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1130204/tlv320aic3263evm-u-audio-distorsion-using-analog-input-and-digital-output

器件型号:TLV320AIC3263EVM-U
主题中讨论的其他器件:TLV320AIC3263

尊敬的论坛用户:  

我们为需要管理模拟(MIC 和扬声器)和数字音频(从 I2S 到外部器件)的音频应用选择了 TLV320AIC3263编解码器。 出于开发目的、我们使用其评估板。

我们看到的问题是、从编程开始10到20分钟后、数字音频会发生编程失真。 它从一些间隔样本开始、稳定在以下信号中(使用 MIC Record CodecControl 示例配置获取):

测试设置如下:

  • 笔记本电脑供电
  • 评估板固件: USB-AudioEVM0304_48kHz.bin
  • 笔记本电脑作为模拟音频源
  • 通过板载 BCLK 和 WCLK (DIN1和 DOUT1)将 I2S 路由至 ASI1
  • ASI1配置为 RJF 20位
  • 使用分立式电缆连接到 ASI1信号的外部 I2S 器件

该项目的采样率设置为48kHz、而在 PurePath 中使用8x4x 框架。  对于模拟输入、使用 Dec4xIn 块。

我们在测试时偶然发现了以下几点:

  • 编程后从10到20分钟开始。 编程再次解决了该问题、但在该时基中再次出现。
  • 即使在项目图中没有中间块也是如此。
  • 即使在使用 CodecControl 的 MIC Record 示例配置时也仍然存在。
  • 当使用一个 I2S 至 I2S 路径(I2S、16位、板载 WCLK 和 BCLK)时不存在。
  • 降低源音量会导致输出失真。  

是否有任何关于此问题发生的原因以及如何解决的想法?  

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    注意:在 Audacity (Audacity)屏幕截图中、上部信号是源信号、而下部信号是记录的信号。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    为了让我了解您的设置、我总结了您在上面所述的内容:

    • 您正在使用 Audacity 生成用作 AIC3263EVM 上 MIC (J13)输入的音调、ASI1的数字输出连接到记录捕获波形的外部器件。
    • 如果您将 AIC3263配置为 I2S、16位、48kHz -未出现问题、但 RJ、20位、48kHz 出现问题。
    • 配置通过 PPS 完成、在10-20分钟后发现问题。

    上述总结是否正确?

    问题:

    • 使用您提到的问题出现在 GUI 中的 MIC 记录脚本、该脚本适用于16位 I2S 模式、而从 in3中、您更改了确切的内容?
    • WCLK、MCLK、BCLK 等 I2S 信号是如何稳定、正确的频率和干净的?  
    • 您是否能够使用 Audio Precision 等音频仪器来分析数字输出以确认问题是否存在?
    • 您能否发送您的 PPS 流、以便我进行交叉检查?

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    关于您的总结:

    • 正确、但对于所示的记录、将 J17 (DOUT1)跳线置于2-3位置、通过 USB 发送音频以记录问题、绕过我们的外部器件。
    • 不完全是。 当我们将编解码器配置为 I2S、16位、48kHz 时、我们使用了回送流程(将 I2S_IN 直接连接到 I2S_OUT 端口)通过 USB 发送音频、并以相同的方式将其恢复。 这样做是为了查看即使没有模拟输入也会出现问题(没有)
      我们执行的其他测试是采用 I2S、16位、48kHz 配置的 Dec4xIn 至 I2S_OUT、确实出现了该问题。
    • 配置通过 PPS 的下载和运行选项卡完成、也可以使用生成的.cfg 文件通过其存储器工具完成。

    关于您的问题:

    • 很抱歉、使用的脚本是 ADC Record IN2L-R、而不是 MIC Record。 未对上述配置进行任何修改。 在你的回复后、我有好奇心再次检查这个脚本、但 没有得到这个问题、即使在隔夜将其编程后也是如此。 今天、我再次使用  Dec4xIn 至 I2S_OUT 流程(我们针对故障的参考设置)进行了测试、以查看导致问题的外部因素是否已得到纠正、但 问题仍然存在。
    • 它们不会出现任何异常、就像您说的那样、稳定、频率合适且稳定。
      此外、播放通过 RJF 发送到编解码器的音频、20位、48kHz (ASI1_IN 至 DAC)不会出现此问题。 这使我们认为问题出在 ADC -> ASI1_OUT 路径中。
    • 我们没有可用的仪器。
    • 我附加了一个简化的流程、其中发现了问题、并使用了16位流程进行测试。
    • e2e.ti.com/.../PPS_5F00_Flows_5F00_TI.zip
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我的后续问题:

    • 我很好奇、您如何通过 USB 记录 J17 DOUT1、因为 DOUT1未连接到 TAS1020B (U2)、 这是一 种 USB 音频控制器器件。
    • 在 I2S 16位情况下、您是否仅通过直接从 TAS_DIN 到 TAS_DOUT 的回路来绕过编解码器?
    • 因此、对于16位的 ADC 记录脚本、I2S 模式不会出现48kHz 问题。 您能否检查16位 PPS 流程中的寄存器以确保它们与 ADC 记录脚本相匹配、并尝试使用 PPS 流程运行? 两者应提供相同的性能/结果。
    • 16位 I2S 模式按预期工作后、您可以修改脚本、也可能需要针对20位情况更改 MCLK。 您可能需要参阅本文档的第2.7节以了解时钟生成、或参阅第4章以了解设置示例。

    https://www.ti.com/lit/ug/slau475/slau475.pdf?ts=1661984366525&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTLV320AIC3263

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    • 正如我们看到的、DOUT1通过 U35连接到 U2。
    • 不可以、在我附加的.zip 文件中、有 I2S 16位流、它使用 Dec4xIn 连接到 I2S_OUT 端口。 所有 ASI1跳线都处于其默认位置。
    • 通过在 RJF 20位流和 ADC 记录脚本之间匹配寄存器可以解决该问题。 我们隔离了将输入共模设置为0.75会导致问题、并将其设置为0.9会解决问题、这在两次隔夜测试后得到了证明。

      您能想到输入共模会在10-20分钟的窗口中损坏 ADC 样本的原因吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对于较小的共模、在10-20分钟后损坏的数据、可能与电源/电源相关、而不是音频格式或位深度相关。 建议对高于1.8V 的 AVDD 使用0.9的输入共模、对低于1.8V 的 AVDD 使用0.75V 的输入共模。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    AppGuide 指出、如果无法将输入以电容方式连接到器件、则会使模拟通道饱和、从而导致失真。  除了 EVM 上的电容器(C177和 C178)外、此耦合是否需要考虑其他注意事项? 我们希望在我们的设计中考虑这一点。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在模拟输入上进行电容耦合是为了确保没有参考指南中所述的外部直流偏移、因此仅 C177和 C178即可实现。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您能建议我们在设计中采取哪些硬件和软件预防措施来避免这种"延迟"的音频失真吗?
    我们不确定共模偏移选择是否足够。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该延迟看起来类似于时钟/设置、而不是共模。

    我怀疑您的测试中如上所述、I2S1_DOUT 未连接到 TAS1020B、这可能是记录的另一种情况。

    此外、在 EVM 中、时钟有多个选项、因此也要进行交叉检查。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是 我们从 EVM 原理图中看到的有关 DOUT1的数据路径。 您认为它未连接到哪里?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、您是对的、I2C1-DOUT 应转至 TAS_DOUT。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    根据您的反馈、我发现电压或时钟问题可能是此问题的原因、并会及时出现。

    幸运的是、该问题已在 EVM 中得到解决、但我希望在我们的设计中包含预防措施。
    请提供您的建议。 我正在考虑以下问题:

    1. 使 AVDD 可配置为1.5V 至1.8V
    2. 低 ESR 旁路电容器、靠近关键电压电源(AVDD、DVDD)中的编解码器引脚
    3. 选择高频稳定性晶振(<5ppm)
    4. 使用低相位噪声晶体
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    对于时钟配置、您可以参考以下应用。 注释。 尤其是在使用晶体振荡器时。 基本而言、以确保时钟同步。

    https://www.ti.com/lit/an/slaa469a/slaa469a.pdf?ts=1663016367414&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTLV320AIC3263

    建议在 1.8V AVDD 下使用0.9V 共模。