[参考译文] TLV320AIC3204：LOL & Amp；Lor 加电有时需要50ms 以上、而大部分时间 IT#39；s 少于1ms

您好！

请参阅第2.4.6节、了解 DAC 设置、尤其是打开块的顺序、本参考指南第4节中也提供了弹出控制示例。

https://www.ti.com/lit/ml/slaa557/slaa557.pdf?ts=1662664838029&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTLV320AIC3204

此致。

您好、pdjuandi、

感谢您的帮助！

我们已经学习了您提到的示例、并在 编解码器的初始化代码中应用了生成器。

为了实现快速回放响应、我们 在初始化代码中配置寄存 器、在初始化之后、大多数寄存器保持不变、我们仅在回放请求发生时设置线性输出和 DAC 功率控制。

我注意到、在加电 HPL 和 HPR 后的示例中、需要等待(或轮询标志)。 我假设 LOL 和 LOR 是相同的。 根据第3.3节模拟和基准启动的说明、防止 LOL 和 LOR 变为有效的长延迟似乎是由于编解码器正在为模拟块加电？

52ms 延迟远超我们的容差、如果根本原因是我前面提到的、那么什么可能导致模拟块断电？ 数据表似乎没有指定包含哪些模拟块、例如、仅当我关闭 ADC+DAC+Lineout+ HP 输出时 、模拟块才会断电？  

我们的软件例程总结如下：

1)启动、初始化编解码器(从外部提供 MCLK；不使用 PLL；将 LDO 用于 AVDD 和 DVDD；启用模拟块；AVDD LDO 加电)

当出现回放请求时：

2) 2)通过第0页/寄存器63：DAC 通道设置寄存器为左右 DAC 加电  

3) 3)通过第1页/寄存器9为 Lor 和 LOL 加电：输出驱动器功率控制寄存器

完成回放：

4)为左右 DAC 断电

5) 5)为 Lor 和 LOL 加电

—————————————————————————— 
谢谢、
Jarick 

该示例中的等待时间是针对行输出中不存在的 HP 软步进时间。 因此您不需要它。

如果您所做的只是为线路输出供电、所有其他模拟电源都已加电、则该基准电压也已加电、因此第3.3节不适用于此处。 如有必要、您可以监控 REF 引脚。 如果您想了解有关基准电压的更多信息、请参阅第2.10节。

我不认为 REF 电压是原因、您是否尝试按照参考指南中 DAC 设置的步骤2中的顺序进行过？

最后的步骤是为 DAC 加电并撤消数字音量的静音。

我尝试按照 基准中 DAC 设置的步骤2进行操作。 它在 DAC 之前开启线性输出(我们的代码首先是 DAC、然后是线性输出)、但问题一直持续到现在。  顺便说一下、初始化后、我们始终保持线输出数字音量静音；无论功耗如何、这是否会产生副作用？

很高兴知道、从理论上讲、导通线性输出无需等待。 但是、我们确实注意到在弹出情况下、在软件打开 LOL 和 LOR 后、 第0页/寄存器37中的线路输出驱动器(LOL 和 LOR)电源状态标志： DAC 标志寄存 器1保持显示 LOL 和 LOR 被断电大约50ms、它与示波器捕获的波形相匹配。

我们监控了 REF 和 AVDD DVDD、 这三个引脚始终接地(REF =~0.96V、AVDD =~1.76V、DVDD =~1.76V)、我们使用 LDO 驱动 AVDD 和 DVDD；为 LDOIN 提供稳定的3.0V 电压。

此外、在调试期间发现了一个有趣的现象、 请参阅第2.10节基准电压我尝试修改寄存器第1页/寄存器123：基准加电配置寄存 器。此后、线性输出的延迟发生了变化、波形如下所示。

弹出案例1：当模拟块加电时、基准将在40ms 内加电(原始配置)

弹出案例2：当模拟块加电时、基准将在80ms 内加电

弹出案例3：当模拟块加电时、基准将在120ms 内加电

从修改的角度来看，在弹出的情况下，基准确实在为其加电的过程中；但是 REF 引脚始终处于打开和稳定状态(~0.96V)。 编解码器行为是否与描述相矛盾？  从2.10基准电压：为了实现低功耗、当器件内的所有模拟块断电时、此基准块将断电。 在这种情况下、REF 引脚为三态。 在任何模拟块加电时、基准块也加电、并且 REF 引脚在稳定时间后稳定至其稳定状态电压。

这个快速充电寄存器是指当模拟块首次加电时、VREF 的加电速度更快。

在实验中、VREF 已启动、更改该寄存器会显示线路启动/加电时间。

这个加电时间只是器件变化、没有加电时间的数据表参数。

您是否曾尝试仅在线路路径配置和通电后才开始播放，或者添加等待时间是否有帮助？

由于认证要求、我们的手持设备专用于快速回放响应、当有请求时、回放必须在20ms 内开始。 因此、轮询或添加超过20ms 的等待时间是不可接受的。

您说："这个快速充电寄存器是指当模拟块首次通电时、VREF 的加电速度更快。" 这是合乎逻辑的、但在弹出的情况下、 基准上电事件将会发生、正弦 REF 引脚已经上电且稳定？  或者您是说 VREF 不由物理 REF 引脚的电压表示？

我想强调的是、在大多数情况下(10分中的9分)、一旦软件发出命令、线路就会立即上电。 理论上、当 VREF 断电时(由于所有模拟块断电？)、会发生弹出情况。 如果是、我可以做些什么来确保基准和模拟块始终上电、以便线路可以快速上电。

根据数据表说明、只要模拟块的一个组件打开、模拟块就会通电。 模拟块加电将导致基准加电。 数据表似乎没有专门列出开关组件属于模拟、我假设模拟块包含 ADC；DAC；线路；HP；AVDD？ 如果我错了、请纠正我的问题。

那么、假设我正确配置了电源相关寄存器(LDO 控制；输出驱动器电源；共模等)并 保持模拟块使能和 AVDD 上电、 这是否足以使模拟块和基准始终保持上电？

此配置(强制为基准加电。) 解决了这个问题、尽管我仍然对 REF 引脚已经加电且稳定、为什么会发生基准加电例程感到困惑。 总之、再也找不到挖掘的地方了。

感谢您的指导！