请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TLV320AIC3120 主题中讨论的其他器件：TLV320AIC3204、
您好！
我的问题是最大预期上升时间和下降时间。 数据表(表5.10)将 受控模式下的最长上升时间和下降时间指定为4ns；我的系统将该组件用作具有1.54MHz BCLK 的 I2S 受控模式。
我在类似器件(TLV320AIC3204、表7.13、注1)中找到了一条注释、该注释表示低于10MHz (高时钟和低时钟为50ns)时钟速率的上升时间和下降时间最大上升时间为10ns。
我是否可以假设组件 TLV320AIC3120也需要注意 BCLK 1.54MHz？
引述："(1)如果 BCLK 高电平和低电平周期大于50ns、则 BCLK 最大上升和下降时间可高达10ns。"
此致、
Tal
